

Vladimir Melnic

Ștefan Suceveanu

Aplicații cu microcontrolere de uz general

**Editura AIT Laboratories
2003**

Aplicații cu microcontrolere de uz general

CUPRINS

INTRODUCERE.....	1
1. FAMILIA DE MICROCONTROLERE 8XC552	5
1.1. UNITATEA CENTRALĂ ȘI REGISTRELE SALE	6
a) Acumulatorul	8
b) Registrul B	8
c) Pointerul stivei	8
d) Registrul de stare	9
e) Registrul pointer la memoria de date	9
1.2. REGISTRELE SPECIALE – SFR.....	9
1.3. SETUL DE INSTRUCȚIUNI	11
a) Transferul de date	12
b) Instrucțiuni aritmetice.....	13
c) Instrucțiuni logice	13
d) Controlul programului.	14
1.4. PORTURILE DE INTRARE-IEȘIRE.....	15
1.5. MODULATORUL DE IMPULSURI ÎN DURATĂ.....	17
1.6. CONVERTORUL ANALOG NUMERIC.....	18
1.7. TIMERE/NUMĂRĂTOARE.....	19
1.7.1 Modul 0	20
1.7.2 Modul 1	20
1.7.3 Modul 2	20
1.7.4 Modul 3	21
1.8. TIMERUL INIȚIALIZARE T3 (WATCHDOG)	24
1.9. INTERFAȚA SERIALĂ ASINCRONĂ.....	26
1.9.1 Interfața serială SIO0 în modul 0	26
1.9.2 Interfața serială SIO0 în modul 1	27
1.9.3 Interfața serială SIO0 în modul 2	29
1.9.4 Interfața serială SIO0 în modul 3	29
1.10. INTERFAȚA SERIALĂ SINCRONĂ I ² C	30
1.10.1 Modul emisie circuit principal.....	32
1.10.2 Modul recepție circuit principal.....	33
1.10.3 Modul recepție circuit secundar.....	34
1.10.4 Modul transmisie circuit secundar.....	36
1.10.5 Alte stări.....	37
1.11. SISTEMUL DE ÎNTRERUPERI.....	37
1.12. CONSUMUL REDUS DE ENERGIE	39
1.12.1 Modul inactiv	40
1.12.2 Modul oprit.....	40
2. FAMILIA DE MICROCONTROLERE 80C16X	41

2.1.	ORGANIZAREA MEMORIEI	44
2.1.1	<i>Memoria ROM internă</i>	45
2.1.2	<i>Memoria RAM internă și zona registrelor speciale (SFR).....</i>	45
a)	Stiva sistem	46
b)	Registrele de uz general (GPR).....	46
c)	Indicatorii pentru Interfața pentru evenimente de la periferice	47
d)	Registrele speciale (SFR).....	47
e)	Memoria externă	52
2.2.	UNITATEA CENTRALĂ	52
2.2.1	<i>Stiva de instrucțiuni.....</i>	54
a)	Actualizarea indicatorului context	55
b)	Actualizarea indicatorului paginii de date	55
c)	Actualizarea explicită a indicatorului stivei	55
d)	Controlul întreruperilor	55
e)	Inițializarea porturilor de intrare-ieșire	56
f)	Schimbarea configurației sistemului	56
2.2.2	<i>Timpul de execuție al instrucțiunilor</i>	56
2.2.3	<i>Registrele speciale ale unității centrale.....</i>	57
a)	Registrul de configurare a sistemului (SYSCON).....	57
b)	Registrul de stare a procesorului (PSW).....	58
c)	Indicatorul de instrucțiuni (IP) și indicatorul segmentului de program (CSP).....	59
d)	Indicatorii paginilor de date (DPP0, DPP1, DPP2 și DPP3) ..	60
e)	Indicatorul context (CP)	61
f)	Indicatorii stivă sistem (SP), depășire superioară stivă (STKOV) și depășire inferioară stivă (STKUN)	62
g)	Registrele pentru înmulțire/împărțire (MDH, MDL și MDC) ..	63
h)	Registrele constante (ZEROS și ONES)	63
2.3.	INTERFAȚA CU MAGISTRALA EXTERNĂ (EBC)	63
2.3.1	<i>Modurile de lucru ale magistralei externe</i>	64
a)	Magistrală multiplexată	64
b)	Magistrală demultiplexată	64
c)	Comutarea între tipurile de magistrală	65
d)	Dimensiunea magistralei externe de date	66
e)	Generarea segmentului de adrese.....	67
f)	Generarea semnalelor de selecție	68
2.3.2	<i>Caracteristici programabile ale magistralei.....</i>	69
a)	Controlul semnalului ALE	69
b)	Stări de așteptare.....	69
c)	Programarea intervalului de înaltă impedanță.....	70
d)	Întârzierea semnalelor RD și WR	70

e)	Controlul semnalului READY.....	71
2.3.3	<i>Registrele speciale ale interfeței cu magistrala externă.....</i>	<i>71</i>
a)	Registrele pentru controlul magistralei (BUSCON0...4, ADDRSEL1...4)	72
b)	Registrul de control la inițializare (RPOH).....	73
2.3.4	<i>Starea inactivă a interfeței cu magistrala externă</i>	<i>73</i>
2.3.5	<i>Arbitrarea magistralei externe.....</i>	<i>73</i>
a)	Cedarea magistralei	74
b)	Preluarea magistralei	74
2.3.6	<i>Interfața cu magistrala X-BUS.....</i>	<i>74</i>
2.4.	SISTEMUL DE ÎNTRERUPERI ȘI REGISTRELE PEC	75
2.4.1	<i>Structura sistemului de întreruperi.....</i>	<i>76</i>
2.4.2	<i>Funcționarea canalelor Controlerului pentru evenimente de la periferice (PEC).....</i>	<i>79</i>
2.4.3	<i>Prioritățile sistemului de întreruperi</i>	<i>80</i>
2.4.4	<i>Salvarea stării programului pe durata întreruperii</i>	<i>81</i>
2.4.5	<i>Timpul de răspuns la întrerupere.....</i>	<i>82</i>
2.4.6	<i>Întreruperile externe</i>	<i>83</i>
2.4.7	<i>Excepții.....</i>	<i>85</i>
a)	Excepțiile software	85
b)	Excepțiile hardware	85
2.5.	PORTURILE DE INTRARE-IEȘIRE.....	87
2.5.1	<i>Portul P0.....</i>	<i>88</i>
	Funcțiile alternative ale portului P0	89
2.5.2	<i>Portul P1.....</i>	<i>89</i>
	Funcțiile alternative ale portului P1	90
2.5.3	<i>Portul P2.....</i>	<i>91</i>
	Funcțiile alternative ale portului P2	91
2.5.4	<i>Portul P3.....</i>	<i>92</i>
	Funcțiile alternative ale portului P3	93
2.5.5	<i>Portul P4.....</i>	<i>94</i>
	Funcțiile alternative ale portului P4	94
2.5.6	<i>Portul P5.....</i>	<i>95</i>
	Funcțiile alternative ale portului P5	95
2.5.7	<i>Portul P6.....</i>	<i>95</i>
	Funcțiile alternative ale portului P6	96
2.5.8	<i>Portul P7.....</i>	<i>96</i>
	Funcțiile alternative ale portului P7	96
2.5.9	<i>Portul P8.....</i>	<i>97</i>
	Funcțiile alternative ale portului P8	97
2.6.	MODULATORUL DE IMPULSURI ÎN DURATĂ.....	98
2.6.1	<i>Moduri de operare.....</i>	<i>98</i>

a)	Modul 0.....	99
b)	Modul 1.....	99
c)	Modul 2.....	100
d)	Modul 3.....	100
2.6.2	<i>Registrele speciale ale PWM.....</i>	<i>101</i>
a)	Numărătorul PTx	101
b)	Registrul de perioadă PPx.....	101
c)	Registrul de durată PWx.....	102
d)	Registrele de control PWMCON0 și PWMCON1	102
2.6.3	<i>Întreruperile modulului PWM.....</i>	<i>103</i>
2.7.	CONVERTORUL ANALOG NUMERIC.....	103
2.7.1	<i>Moduri de lucru.....</i>	<i>103</i>
	Conversii singulare	104
	Conversii multiple.....	104
	Așteptare semnal citire rezultat.....	105
	Inserare canal.....	105
2.7.2	<i>Timpii de conversie</i>	<i>106</i>
2.7.3	<i>Controlul întreruperilor ADC.....</i>	<i>107</i>
2.8.	TIMERE/NUMĂRĂTOARE.....	108
2.8.1	<i>Blocul de timere GPT1.....</i>	<i>108</i>
a)	Timerul T3.....	108
	Modul timer	108
	Modul timer comandat	109
	Modul numărător	110
b)	Timerele T2 și T4	110
	Concatenarea timerelor T2 și T4.....	111
	Reîncărcarea timerului T3.....	111
	Capturarea valorii timerului T3	112
2.8.2	<i>Blocul de timere GPT2.....</i>	<i>112</i>
a)	Timerul T6.....	113
	Modul timer	113
	Modul timer comandat	114
	Modul numărător	114
b)	Timerul T5.....	114
	Concatenarea timerelor T5 și T6.....	115
	Reîncărcarea timerului T6.....	115
	Capturarea valorii timerului T5	115
	Multiplicarea frecvenței	116
2.8.3	<i>Întreruperile blocurilor de timere GPT1 și GPT2.....</i>	<i>116</i>
2.9.	COMPARATOARELE ȘI REGISTRELE DE CAPTURĂ	117
2.9.1	<i>Timerele CAPCOM.....</i>	<i>118</i>
	Modul timer	118
	Modul numărător	118

Modul reîncărcare.....	119
2.9.2 <i>Registrele captură și comparare</i>	<i>119</i>
a) Modul captură.....	120
b) Modurile de comparare.....	120
Modul de comparare 0	120
Modul de comparare 1	121
Modul de comparare 2	121
Modul de comparare 3	121
Modul de comparare cu registru dublu	121
2.9.3 <i>Întreruperile modulului CAPCOM.....</i>	<i>122</i>
2.10. TIMERUL DE INIȚIALIZARE – WATCHDOG.....	122
2.11. INTERFAȚA SERIALĂ ASINCRONĂ/SINCRONĂ.....	123
2.11.1 <i>Modul asincron</i>	<i>125</i>
2.11.2 <i>Modul sincron</i>	<i>126</i>
2.11.3 <i>Generarea ratei de transmisie</i>	<i>127</i>
2.11.4 <i>Controlul întreruperilor.....</i>	<i>128</i>
2.12. INTERFAȚA SERIALĂ SINCRONĂ DE VITEZĂ	128
2.12.1 <i>Operarea full-duplex.....</i>	<i>131</i>
2.12.2 <i>Operarea half-duplex.....</i>	<i>132</i>
2.12.3 <i>Viteza de transmisie</i>	<i>133</i>
2.12.4 <i>Detectarea erorilor</i>	<i>133</i>
2.12.5 <i>Controlul întreruperilor SSC</i>	<i>134</i>
2.13. ÎNCĂRCĂTORUL BOOTSTRAP	134
2.13.1 <i>Intrarea în modul BSL.....</i>	<i>134</i>
2.13.2 <i>Procedura de lucru BSL</i>	<i>135</i>
2.14. CONSUMUL REDUS DE ENERGIE	136
2.14.1 <i>Modul inactiv</i>	<i>136</i>
2.14.2 <i>Modul oprit.....</i>	<i>136</i>
2.14.3 <i>Starea pinilor de ieșire pe parcursul modurilor economice.....</i>	<i>137</i>
2.15. SETUL DE INSTRUCȚIUNI	137
Instrucțiuni aritmetice.....	138
Instrucțiuni logice	138
Comparări și control bucle	138
Instrucțiuni booleene biți.....	138
Instrucțiuni deplasare și rotire	139
Instrucțiuni normalizare	139
Instrucțiuni mutare date.....	139
Instrucțiuni stiva sistem	139
Instrucțiuni salt.....	139
Instrucțiuni apel subrutine.....	139
Instrucțiuni reîntoarcere subrutine.....	140
Instrucțiuni control sistem	140

	Instrucțiuni diverse.....	140
3.	DEZVOLTAREA SISTEMELOR CU MICROCONTROLERE.....	143
3.1.	SOFTWARE.....	143
3.1.1	<i>Compilerul C.....</i>	<i>144</i>
	Tipuri de date	145
	Spațiul de memorie.....	146
	Modelul de memorie	147
	Pointeri	147
	Bancuri de registre și mascarea registrelor	148
	Întreruperi	149
	Transmiterea parametrilor	150
	Fișiere de configurare	151
3.1.2	<i>Asamblorul.....</i>	<i>152</i>
	Operanzi și expresii	152
	Directive	154
	Controlul asamblorului	157
3.1.3	<i>Editorul de legături.....</i>	<i>158</i>
3.1.4	<i>Programe utilitare</i>	<i>160</i>
	Administratorul de biblioteci	160
	Convertorul fișiere obiect-hexazecimal	160
3.1.5	<i>Depanatoare.....</i>	<i>161</i>
3.1.6	<i>Monitoare.....</i>	<i>161</i>
3.2.	SISTEME DE DEZVOLTARE.....	162
3.2.1	<i>Microcontrolerul 80C552.....</i>	<i>163</i>
3.2.2	<i>Microcontrolerul 80C167.....</i>	<i>165</i>
3.3.	AFIȘAREA INFORMAȚIILOR.....	168
3.3.1	<i>Afișarea pe tub catodic</i>	<i>168</i>
3.3.2	<i>Afișarea pe display LCD.....</i>	<i>172</i>
3.4.	TASTATURĂ MATRICIALĂ.....	177
3.4.1	<i>Rutine pentru utilizarea tastaturii pe sistemele cu 80C552</i>	<i>178</i>
3.4.2	<i>Rutine pentru utilizarea tastaturii și display-ului LCD în sistemele cu 80C167</i>	<i>181</i>
3.4.3	<i>Funcții de citire și editare șiruri de caractere</i>	<i>185</i>
3.5.	EXTINDEREA CAPACITĂȚILOR ARITMETICE.....	190
3.5.1	<i>Aritmetică BCD.....</i>	<i>190</i>
3.5.2	<i>Creșterea preciziei de reprezentare a numerelor în virgulă fixă și virgulă flotantă.....</i>	<i>192</i>
3.6.	FILTRE NUMERICE	198
3.7.	CEAS DE TIMP REAL	205
	Registrul de control D	209
	Registrul de control E	210
	Registrul de control F.....	210

3.8.	PERIFERICE I ² C.....	216
3.8.1	<i>Ceas de timp real</i>	216
	Descrierea circuitului	216
	Ieșire de întrerupere INT.....	219
	Oscilatorul.....	220
	Inițializarea	220
	Protocolul de legătură I2C	221
3.8.2	<i>Convertoare A/D și D/A</i>	221
	Conversia D/A.....	223
	Conversia A/D.....	223
	Oscilatorul.....	223
3.8.3	<i>Memorii E²ROM</i>	223
	Protecția la scriere.....	224
	Adresarea memoriei.....	224
	Operația de scriere	225
	Scrierea unui octet	225
	Scrierea mai multor octeți	225
	Scrierea paginată	225
	Citirea din memorie	226
	Citirea de la adresa curentă a unuia sau mai mulți octeți .	226
	Citirea de la o adresă oarecare a unuia sau mai mulți octeți.....	227
3.8.4	<i>Extensii ieșiri paralele</i>	228
3.8.5	<i>Emularea unei interfețe I2C</i>	229
3.9.	TIMERE DE VITEZĂ MARE	239
3.10.	SINTEZĂ DE FRECVENȚĂ	242
3.11.	SISTEME PENTRU CONTROLUL POZIȚIEI.....	245

4. ACCESORII PENTRU SISTEMELE CU MICROCONTROLERE.....249

4.1.	SURSE DE ALIMENTARE	249
4.1.1	<i>Surse liniare</i>	249
4.1.2	<i>Surse în comutație</i>	250
4.2.	INTERFEȚE SERIALE	251
4.2.1	<i>Detectarea automată a vitezei de transmisie seriale...</i>	251
4.2.2	<i>Implementarea unei transmisii seriale cu pachete CRC16</i>	254
4.2.3	<i>Sistem de transmisie cu curenți purtători.....</i>	255
4.2.4	<i>Interfața CAN</i>	256
a)	Concepte de bază CAN	257
b)	Caracteristici generale.....	258
c)	Tipuri de cadre	259
d)	Prelucrarea erorilor.....	262
e)	Limitarea erorilor.....	262
f)	Module CAN din microcontrolere.....	264

Circuitul 80C592.....	264
Registrul de control (CR).....	265
Registrul de comandă (CMR).....	266
Registrul de stare (SR).....	268
Registrul de întreruperi (IR).....	268
Registrul cod de acceptare (ACR)	269
Registrul mască de acceptare (AMR)	269
Registrul 0 de sincronizare a magistralei (BTR0)	269
Registrul 1 de sincronizare a magistralei (BTR1)	270
Registrul de control a ieșirii (OCR).....	270
Bufferul de transmisie (DSCR1, DSCR0 și câmpurile de date).....	271
Bufferul de recepție (DSCR1, DSCR0 și câmpurile de date).....	272
Registrele speciale pentru interfațare cu unitatea centrală	272
Conectarea microcontrolerului 8xC592 la magistrala CAN.	272
ANEXE	276
BIBLIOGRAFIE	279

Introducere

Lucrarea de față se adresează unui cerc larg de cititori interesați de problemele ridicate de implementarea, în viața de zi cu zi, a unor dispozitive, aparate, sisteme care au în compunere elemente automate de coordonare, control, comandă etc. Se presupune că cititorii sunt familiarizați cu termenii specifici utilizatorilor de microprocesoare, pentru a câștiga în concizie unele expresii nefiind explicate.

Complexitatea sistemului poate fi extrem de variată, de exemplu, de la un filtru de cafea sau o mașină de spălat, până la un telefon mobil sau un automobil. Marele avantaj al microcontrolerelor față de microcalculatoarele clasice, cu microprocesor, constă în faptul că sistemul este astfel proiectat pentru a fi *prietenos*, aparatul *inteligent* fiind ușor de manevrat și de către nespecialiști.

Spre deosebire de calculatoare (sau *computer* – în limba engleză desemnând calcule, lucrul cu numere), controlerul mai degrabă lucrează cu informații despre sistemul controlat: care este starea unui motor electric, temperatura unui lichid etc., funcție de acestea și de algoritmul de lucru programat luând deciziile necesare. Deci, controlerul poate fi considerat calculatoare obișnuite în care predomină interfețele către exterior.

Istoria timpurie a calculatoarelor poate fi considerată începând cu Charles Babbage, un inventator britanic, autorul *mașinii analitice* în anul 1830. Ideea teoretică descria principii asemănătoare cu ceea ce fac și calculatoarele din ziua de astăzi dar, dezvoltarea tehnologică din secolul trecut nu a permis realizarea practică a mașinii.

O idee mai practică a avut-o americanul Hermann Hollerith care a patentat o mașină de calculat în anul 1889. Mașina lui Hollerith lucra cu cartele perforate și a fost utilizată ani de zile în scopuri statistice. Compania lui Hollerith, denumită *Tabulating Machine Company* a fost absorbită în anul 1924 de altă firmă, formând împreună vestita *International Business Machines Corporation*.

Un pas esențial în progresul calculatoarelor l-a constituit introducerea algebrei booleene, o algebră care lucrează numai cu două cifre 0 și 1. Algebra dezvoltată de Boole a permis implementarea ulterioară a calculatoarelor electronice, sisteme uriașe care conțineau milioane de mici comutatoare care nu puteau avea decât două stări: deschis (asociat de regulă cifrei 0) și închis (1). Comutatoarele sunt cunoscute astăzi sub denumirea de biți. În calculatoarele moderne, grupul de 8 biți este un bloc fundamental și are numele de octet (în limba engleză *byte* și prescurtat B).

În Marea Britanie Alan Turing a pus bazele logicii simbolice în anul 1937 (articolul *On Computable Number*), printr-o analiză comparată cu activitatea mentală umană. De asemenea, el a fost primul care a introdus conceptul de

algorithm, o metodă de prelucrare a datelor stabilită de un operator uman, precum și automatul capabil să execute instrucțiunile algoritmului.

Al doilea război mondial a constituit un stimul puternic pentru dezvoltarea tehnicii de calcul. În Statele Unite, Mark Aiken a realizat MARK 1, un calculator format din 3304 comutatoare. Destinația sa era, din păcate, strict militară: tabele de tragere pentru artilerie. Dezvoltarea teoretică adusă de Turing, a permis unei echipe britanice realizarea unei mașini automate bazate pe comutatoare cu tuburi electronice, mașină folosită pentru descifrarea mesajelor Enigma ale marinei militare germane. Din păcate, realizarea practică a unei mașini abstracte universale Turing a eșuat în anul 1946

Din punct de vedere istoric, primul calculator electronic universal din lume poate fi considerat ENIAC. Acesta a fost realizat de Statele Unite, conținea 17 468 tuburi electronice ocupând o suprafață de 450 m². Din punct de vedere al puterii de calcul al calculatoarelor actuale, ENIAC era mai puțin performant decât un calculator de buzunar.

Un salt tehnologic extraordinar a fost realizat de Bell Laboratories prin invenția tranzistorului, dispozitivul minune: mai rapid, mai mic și mai ieftin decât tubul electronic. Progresele microelectronicii au permis realizarea, în anul 1958, de către firma Texas Instrument, a primului circuit integrat, o reuniune de tranzistoare, diode, rezistențe și condensatoare. Avântul tehnologic al microelectronicii, a făcut posibilă realizarea primelor calculatoare universale inițial cu tranzistoare (generația a II-a), ulterior cu circuite integrate (generația a III-a).

În anul 1969 firma Intel a primit o comandă de circuite integrate pentru o structură necesară unui calculator. Structura nu prea a avut succes dar, ideea de a crea un calculator cu programul modificabil prin intermediul unei memorii externe, a permis ca în doi ani firma Intel să scoată pe piață primul microprocesor, Intel 4004. Acest prim procesor avea o memorie volatilă (RAM) de 32 biți, o memorie nevolatilă pentru programe (ROM) de 1024 biți, un registru de deplasare de 10 biți, având un set de 16 instrucțiuni. Și următorul contract al firmei Intel necesar pentru realizarea unor terminale finalizat cu microprocesorul Intel 8008 nu a avut, inițial, succesul scontat. O politică de piață inteligentă, realizată prin vânzarea de kituri compuse din microprocesor, memorii externe și circuite de suport a avut însă un succes deosebit: volumul livrărilor a atins 330 milioane dolari în 1979.

Până la sfârșitul anului 1975, pe piață se găseau deja 40 de tipuri diferite de microprocesoare. Situația a dus la dezvoltarea unor circuite periferice și de suport specifice pentru fiecare firmă, multe dintre ele fiind gândite chiar înainte de lansarea microprocesorului.

Integrarea în același integrat a circuitelor periferice a condus la realizarea microcalculatorului pe o singură structură – microcontrolerul, Primul microcontroler, Intel 8048 (1971) avea următoarea structură: unitate

3 _____ Aplicații cu microcontrolere de uz general centrală, memorii RAM și ROM, circuite de intrare-ieșire. Nici acest circuit nu a avut un mare succes. Abia în anul 1981, o dată cu noul model IBM PC, microcontrolerul 8048 și-a dovedit versatilitatea, fiind folosit pentru controlul tastaturii acestor tipuri de calculatoare.

Succesul deosebit al acestui microcontroler a condus la dezvoltarea continuă a acestor dispozitive: au început să fie integrate periferice pentru comanda unor dispozitive de afișare, convertoare analog/numerice (ADC) și numeric/analogice (DAC), numărătoare etc.

Astfel, unul din cele mai utilizate microcontrolere de 8 biți a fost Intel 8051, bazat pe o structură de 8048 la care se adăugau și o interfață serială asincronă, două numărătoare de 16 biți, având de asemenea, capacități sporite pentru memorii.

Având exemplul firmei Intel, majoritatea celorlalți producători au început să producă circuite asemănătoare, unele dintre ele fiind nevoite să cumpere licența de producție. Astfel, în anul 1991 Philips a achiziționat licența, deja anticului 8051, producând seria de microcontrolere 8xC552. Acestea aveau un nucleu 8051, la care se mai adăuga un convertor analog/numeric cu 16 intrări, un numărător suplimentar cu registre de captură și comparare, un numărător pentru inițializare (watchdog), două ieșiri de impulsuri modulate în durată, o interfață serială sincronă pentru standardul I²C. De asemenea, 8xC552 conținea o memorie RAM internă de 256 octeți, 83C552 o memorie PROM de 8 kB iar 87C552 o memorie EPROM de 8 kB.

Succesul procesoarelor de 8 biți și nevoia de creștere a capacității de calcul, a vitezei de lucru sau a mărimii memoriei, a impus dezvoltarea, de către marele firme, a unor circuite, din ce în ce mai performante: în anul 1974 apare primul procesor de 16 biți PACE (*Processing and Control Circuit*), urmat imediat de mai cunoscutele Intel 8086, Motorola 68000 sau Zilog Z8000. Utilizarea acestor procesoare în microcalculatoarele dezvoltate de Apple sau IBM au obligat la trecerea în faza următoare: microprocesoarele de 32 de biți (familia Intel iAPX432 – I 80x86 sau Motorola M 680x0).

Limitările tehnologice au impus o limită în dezvoltarea unor alte procesoare, preferându-se o reorganizare a logicii procesului: în loc de a dezvolta procesoare complexe, cu mii de instrucțiuni s-a simplificat la maxim structura internă a circuitului, reducând drastic setul de instrucțiuni. Avantajul este evident: în locul unui procesor cu multe instrucțiuni (CISC - *Complex Instruction Set Computing*) la care se consumă mult timp pentru fiecare instrucțiune, un procesor cu puține instrucțiuni (RISC – *Reduced Instruction Set Computing*) va executa extrem de rapid orice instrucțiune. Simplificarea structurii interne prin micșorarea decodicatorului de instrucțiuni, a permis integrarea unor module noi, cum ar fi procesoarele de virgulă mobilă, creșterea vitezei de execuție și, nu în ultimul rând, mărirea magistralelor interne sau externe până la 128 de biți. Realizări deosebite în domeniul procesoarelor RISC constituie familiile SPARC (Sun Microsystems), PowerPC

(Motorola), MIPS (Silicon Graphics), Alpha (fost Digital Equipment Corporation, actualmente proprietatea Compaq) etc. Dominarea procesoarelor RISC este contrazisă de o singură excepție CISC notabilă: familia Intel Pentium.

Procesoarele RISC au permis realizarea unui *mainframe* impresionant: calculatorul Cray 3D, realizat de firma Cray Research în anul 1991 are în compunere 256 procesoare RISC de 64 biți, o frecvență a ceasului de 300 MHz și un hard-disk de 430 TB (430 000 000 MB).

Controlerele au urmat îndeaproape evoluția procesoarelor: concomitent cu circuitele pe 16 biți au apărut controlere similare (de exemplu Intel 80186); filozofia RISC a fost implementată și în universul controlerelor prin circuitele Siemens 80C16x sau Motorola 68332.

În încheiere, trebuie amintit de circuitele DSP (*Digital Signal Processor*) o sinteză a procesoarelor standard și a controlerelor. Aceste circuite, special proiectate pentru prelucrarea semnalelor în timp real, beneficiază de o unitate de calcul în virgulă fixă și flotantă extrem de performantă, au integrate circuitele principale de interfață (memorii, convertoare analog/numerice și numeric/analogice ultrarapide, comunicații seriale sincrone și asincrone, numărătoare etc.), fiind capabile, de exemplu, să efectueze calculul pentru o transformată Fourier rapidă în 1024 de puncte în mai puțin de 1 μ s.

Astfel, ultima creație a firmei Advanced Micro Device, procesorul Athlon, are un nucleu DSP care execută instrucțiuni specifice pentru: modem, Dolby stereo, fișiere MP3 și software ADSL.

1. Familia de microcontrolere 8xC552

Familia 8xC552 este reprezentată de o serie de circuite de 8 biți de înaltă performanță destinate utilizării în aplicații în timp real, cum ar fi automatizări industriale, controlul unor sisteme automate, aparate de măsură și control etc.

Această familie constituie o perfecționare a controlerului 8051, în sensul adăugării de noi periferice, creșterii vitezei de lucru sau a integrării de facilități suplimentare. Setul de instrucțiuni al 8xC552 este compatibil cu cel al lui 8051, în sensul că programele pentru 8051 pot rula și pe 8xC552.

Funcție de tipul memoriei ROM interne, cei trei membri ai familiei 8xC552 sunt:

- 87C552, cu memorie EPROM de 8 kB;
- 83C552, cu memorie PROM de 8 kB;
- 80C552, fără memorie ROM internă.

În lucrare se va folosi în continuare termenul generic 8xC552 pentru toți membrii familiei, cu excepția indicată circuitele având structura și instrucțiunile identice.

O modificare a familiei 8xC552 față de modelul inițial 8051 constă în adăugarea a două moduri cu consum redus de energie selectabile prin program:

- inactiv (`IDLE`), care lasă în funcțiune numai componentele existente și în 8051 (numărătoarele 0 și 1, memoria RAM, interfața serială asincronă);
- oprit (`POWER-DOWN`), care blochează oscilatorul circuitului, lăsând activă numai memoria RAM.

Descrierea funcțională a pinilor circuitului este prezentată în figura 1.1.

Controlerul 8xC552 conține:

- unitate centrală de 8 biți;
- 256 octeți de memorie RAM, suprapuși cu 128 octeți de memorie alocăți registrelor speciale;
- controler de întreruperi;
- șase porturi de intrări/ieșiri digitale;
- două timere/numărătoare de 16 biți;
- un numărător de 16 biți cu registre de captură și comparație;
- un timer pentru deblocarea sistemului (watchdog);
- un convertor analog/numeric de 10 biți cu 8 intrări;
- două ieșiri de impulsuri modulate în durată (utilizabile pentru convertoare numeric/analogice);
- două interfețe seriale (una asincronă, compatibilă RS-232, cealaltă sincronă, compatibilă I²C).

Structura internă a controlerului 8xC552 este prezentată în figuraFigura 1.2.




Figura 1.1. Microcontrolerul 8xC552

1.1. Unitatea centrală și registrele sale

Funcțiile de bază ale unității centrale sunt: aducerea instrucțiunii din memoria program și decodificarea ei, executarea operațiilor aritmetice și logice, memorarea rezultatelor anterioare, controlul perifericelor etc.

Sincronizarea funcționării unității centrale și a întregului sistem de periferice este asigurată de un oscilator stabilizat cu un cristal de cuarț sau un rezonator ceramic. Controlerul poate lucra și cu oscilator extern, situație în care semnalul este aplicat la pinul XTAL1. Pentru reducerea consumului de energie, un bit al registrului special PCON poate dezactiva oscilatorul circuitului, blocând funcționarea tuturor modulelor (modul POWER-DOWN); totuși, în acest mod este conservat conținutul memoriei RAM.




Figura 1.2. Structura internă a microcontrolerului 83C552

Un ciclu mașină al unității centrale este format din 12 oscilații complete, împărțite în 6 stări (S_1 - S_6), fiecare stare fiind formată din două faze (P_1 și P_2). Cele 12 oscilații sunt astfel codificate de la S_1P_1 la S_6P_2 . Cele mai multe din instrucțiunile controlerului sunt executate într-un ciclu mașină (cu un oscilator de 12 MHz, un ciclu mașină reprezintă $1\ \mu s$), o altă parte sunt executate în două cicluri mașină ($2\ \mu s$) iar înmulțirea și împărțirea în $4\ \mu s$.

Unitatea centrală are un contor program (PC) de 16 biți, cu capacitate de adresare de 64 kB pentru memoria de program. Memoria de date, cu o capacitate maximă tot de 64 kB, este adresabilă în două moduri, prin intermediul unor registre interne: R0 sau R1, respectiv DPTR.

Unitatea centrală controlează următoarele blocuri de memorie:

- până la 64 kB memorie program (ROM);
- până la 64 kB memorie date (RAM);
- 256 octeți memorie RAM internă, suprapuși cu 128 octeți pentru registrele speciale.

Selecția modului de memorie program, intern sau extern, este asigurată de semnalul EA: dacă acesta are valoarea 1 LOGIC este selectată memoria program internă (numai la 83C552); în cazul 0 LOGIC sunt aduse instrucțiuni numai din memoria externă, de la 0000h la 1FFFh. De menționat faptul că zona de memorie program de la 0000h la 0002h este rezervată pentru adresa programului de inițializare, în timp ce locațiile de la 0003h la 0073h sunt folosite pentru adresele rutinelor de tratare a întreruperilor.

Diferențierea tipului de memorie adresată (program sau date) este asigurată de starea semnalului \overline{PSEN} . Cu excepția acestuia, în situația lucrului cu memorie program externă, când magistrala de date și adrese este multiplexată pe P0 și P2, separarea magistralei inferioare de adrese este asigurată de semnalul ALE.

Memoria de date interne este împărțită în trei secțiuni: un bloc de 128 octeți la adrese mici, un bloc de 128 octeți la adrese mari și o zonă de 128 de octeți destinată registrelor speciale.

Primul bloc de memorie (de la 00h la 07Fh) este adresabil direct sau indirect. Zona de memorie de la 00h la 1Fh conține patru bancuri de registre, fiecare format din 8 registre, de la R_0 la R_7 ; la un moment dat, poate fi selectat un singur banc de registre prin intermediul a doi biți definiți în registrul special de stare (PSW). Următoarele 16 locații, de la 20h la 2Fh, conțin 128 de biți adresabili direct. Această zonă este folosită, de regulă, pentru operații booleene sau pentru indicatoare de program. Zona de memorie de la 30h la 7Fh este utilizabilă pentru variabile.

Locațiile de la 80h la FFh sunt împărțite între memoria de date și registrele speciale iar adresarea lor poate fi indirectă (pentru memoria date) sau directă (pentru registrele speciale).

Controlerele din familia 8xC552 are posibilitatea să adreseze o memorie de date externe cu o capacitate de până la 64 kB. În acest scop sunt utilizate semnalele \overline{PSEN} (selectare memorie date sau program), ALE (magistrala de adrese A_0-A_7 activă pe portul P_0), \overline{RD} și \overline{WR} (citire, respectiv scriere date).

Cu excepția celor 256 de octeți de memorie internă, unitatea centrală mai dispune de câteva registre importante:

- a) acumulatorul A ;
- b) registrul B ;
- c) pointerul stivei SP ;
- d) registrul de stare PSW ;
- e) registrului pointer la memoria de date $DPTR$.

a) Acumulatorul

Acest registru este direct adresabil și este referit mnemonic ca A . Este adresabil la nivel de bit. Este registrul principal de lucru al unității aritmetice și logice (ALU). De asemenea, prin intermediul său se pot face schimburi de date cu memoria externă, salturi relative la conținutul său etc.

b) Registrul B

Este un registru adresabil la nivel de bit. Este destinat ca registru auxiliar pentru operațiile de înmulțire și împărțire dar poate fi folosit și ca registru general.

c) Pointerul stivei

Acest registru de 8 biți este folosit pentru poziționarea stivei în memoria internă. Mărimea stivei este de maxim 256 octeți și este limitată de memoria RAM internă disponibilă.

d) Registrul de stare

Acest registru de 8 biți conține informații referitoare la starea programului. Structura sa este prezentată în tabelul 1.1.

Tabelul 1.1									
PSW (D0h)		CY	AC	F0	RS1	RS0	OV	F1	P
CY		Indicator transport (carry).							
AC		Indicator transport auxiliar (pentru operațiile BCD).							
F0		Indicator utilizator 0 (de uz general).							
RS1 RS0		Biți selectare banc registre de lucru:							
		RS1	RS0	Banc registre selectat					
		0	0	Banc 0 (00h – 07h)					
		0	1	Banc 1 (08h – 0Fh)					
		1	0	Banc 2 (10h – 17h)					
		1	1	Banc 3 (18h – 1Fh)					
OV		Indicator depășire.							
F1		Indicator utilizator (de uz general).							
P		Indicator paritate acumulator.							

e) Registrul pointer la memoria de date

Registrul pointer la memoria de date (DPTR) este un registru de 16 biți destinat lucrului cu memoria externă. Este format dintr-un octet inferior (DPL), respectiv unul superior (DPH).

DPTR permite accesul indirect la memoria de date externă sau la constante din memoria program. De asemenea, el poate fi utilizat ca un registru de 16 biți sau ca două registre de 8 biți independente.

Trebuie amintit că memoria de date externă poate transfera indirect un octet în acumulator nu numai folosind adresa locației din DPTR (situație în care capacitatea de adresare este maximă – 64 kB) dar poate fi adresată și pe 8 biți, prin intermediul registrelor R0 sau R1 (situație în care capacitatea de adresare este de 256 octeți). Mărirea spațiului de adresare prin intermediul R0 sau R1 se poate face utilizând pentru adresarea memoriei externe biți din porturile de intrare-ieșire neutilizați în alte scopuri.

1.2. Registrele speciale – SFR

Registrele speciale, poziționate în memoria internă de date în domeniul 80h-FFh, conțin toate registrele sistemului, cu excepția contorului program (PC) și a celor 8 bancuri de registre. SFR sunt destinate controlului modulelor interne, stării controlerului, setării modurilor economice de lucru etc. Cele 56 de registre speciale ale familiei 8xC552 sunt prezentate în tabelul 1.2 clasificate după adresă. Pentru o identificare mai rapidă a registrelor, tabelul 1.3 le prezintă clasificate după funcțiuni.

Detaliile referitoare la seturile de registre speciale care controlează modulele interne ale familiei 8xC552 sunt prezentate în subcapitolele destinate fiecărui modul.

Tabelul 1.2

Simbol	Descriere	Adresă	Adresă bit, funcție alternativă port							
T3	Timer 3	FFh								
PWMP	Prescaler PWM	FEh								
PWM1	Registru PWM 1	FDh								
PWM0	Registru PWM 0	FC h								
IP1	Registru prioritați 1	F8h	PT2	PCM2	PCM1	PCM0	PCT3	PCT2	PCT1	PCT0
B	Registru B	F0h								
RTE	Comutare/validare comp. T2	EFh	TP47	TP46	RP45	RP44	RP43	RP42	RP41	RP40
STE	Setare registre comp. T2	EEh	TG47	TG46	SP45	SP44	SP43	SP42	SP41	SP40
TMH2	Registru T2	EDh								
TML2	Registru T2	ECh								
CTCON	Control captură T2	EBh	CTN3	CTP3	CTN2	CTP2	CTN1	CTP1	CTN0	CTP0
TM2CON	Registru control T2	EAh	T2IS1	T2ISO	T2ER	T2B0	T2P1	T2P0	T2MS1	T2MS0
IEN1	Validare întreruperi 1	E8h	ET2	ECM2	ECM1	ECM0	ECT3	ECT2	ECT1	ECT0
ACC	Acumulator	E0h								
S1ADR	Registru adresă slave I ² C	DBh	Adresă slave							GC
S1DAT	Registru date I ² C	DAh								
S1STA	Registru stare I ² C	D9h	SC4	SC3	SC2	SC1	SC0	0	0	0
S1CON	Registru control I ² C	D8h	–	EN51	STA	ST0	SI	AA	CR1	CR0
PSW	Registru stare program	D0h	CY	AC	F0	RS1	RS0	OV	F1	P
CTH3	Registru captură 3	CFh								
CTH2	Registru captură 2	CEh								
CTH1	Registru captură 1	CDh								
CTH0	Registru captură 0	CCh								
CMH2	Registru comparare 2	CBh								
CMH1	Registru comparare 1	CAh								
CMH0	Registru comparare 0	C9h								
TM2IR	Registru întreruperi T2	C8h	T2OV	CMI2	CMI1	CMI0	CTI3	CTI2	CTI1	CTI0
ADCH	Registru convertor A/D	C6h								
ADCON	Registru control ADC	C5h	ADC.1	ADC.0	ADEX	ADCI	ADCS	AADR2	AADR1	AADR0
P5	Port 5	C4h	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0
P4	Port 4	C0h	CMT1	CMT0	CMSR5	CMSR4	CMSR3	CMSR2	CMSR1	CMSR0
IP0	Registru prioritați 0	B8h	–	PAD	PS1	PS0	PT1	PX1	PT0	PX0
P3	Port 3	B0h	RD	WR	T1	T0	INT1	INT0	TXD	RXD
CTL3	Registru captură 3	AFh								
CTL2	Registru captură 2	A Eh								
CTL1	Registru captură 1	ADh								
CTL0	Registru captură 0	ACH								
CML2	Registru comparare 2	ABh								
CML1	Registru comparare 1	AAh								
CML0	Registru comparare 0	A9h								
IEN0	Validare întreruperi 0	A8h	EA	EAD	ES1	ES0	ET1	EX1	ET0	EX0
P2	Port 2	A0h	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
S0BUF	Registru buffer UART	99h								
S0CON	Registru control UART	98h	SM0	SM1	SM2	REN	TB8	RB8	T1	R1
P1	Port 1	90h	SDA	SCL	RT2	T2	CT3I	CT2I	CT1I	CT0I
TH1	Registru T1	8Dh								
TH0	Registru T0	8Ch								
TL1	Registru T1	8Bh								
TL0	Registru T0	8Ah								
TMOD	Registru mod T0 și T1	89h	GATE	C/T	M1	M0	GATE	C/T	M1	M0
TCON	Registru control T0 și T1	88h	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
PCON	Registru control consum	87h	SMOD	–	–	WLE	GF1	GF0	PD	IDL
DPH	Registru pointer date	83h								
DPL	Registru pointer dat	82h								
SP	Indicator stivă	81h								
P0	Port 0	80h	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0

OBSERVAȚIE: caracterele *italice* indică registre "numai citire".

Tabelul 1.3	
Registre aritmetice Acumulator, registru B, registru stare program (PSW)	Timere/Numărătoare Timer T0 (TL0 și TH0), timer T1 (TL1 și TH1), registru mod T0 și T1 (TMOD), registru control T0 și T1 (TCON), timer T2 (TML2 și TMH2), timer T3, registru control T2 (TM2CON)
Porturi Port0 (P0), Port1 (P1), Port2 (P2), Port3 (P3), Port4 (P4), Port5 (P5)	
Indicatori Indicator stivă (SP), pointer date (DPH și DPL)	Logică captură și comparare Control captură T2 (CTCON), registru întreruperi T2 (TM2IR), captură 0 (CTL0 și CTH0), captură 1 (CTL1 și CTH1), captură 2 (CTL2 și CTH2), captură 3 (CTL3 și CTH3), comparare 0 (CML0 și CMH0), comparare 1 (CML1 și CMH1), comparare 2 (CML2 și CMH2), comutare/validare registre comparare T2 (RTE), setare registre comparare T2 (STE)
Modulatorul de impulsuri în durată Prescaler PWM, registru PWM0, registru PWM1	
Sistemul de întreruperi Registru priorități 0 (IP0), registru priorități 1 (IP1), validare întreruperi 0 (IEN0), validare întreruperi 1 (IEN1)	
Convertorul analog/numeric Registru convertor A/D (ADCH), control ADC (ADCON)	Interfețe seriale Registru control UART (S0CON), buffer UART (S0BUF), registru control I ² C (S1CON), date I ² C (S1DAT), registru stare I ² C (S1STA), adresă slave I ² C (S1ADR)
Control consum energie Registru control consum (PCON)	

1.3. Setul de instrucțiuni

Setul de instrucțiuni al familiei 8xC552 este o modernizare a predecesorului său, 8051. Sunt introduse instrucțiuni suplimentare pentru controlul modulelor nou adăugate, precum și câteva instrucțiuni noi: scădere cu împrumut, comparare, înmulțire și împărțire.

Instrucțiunile controlerului acționează la nivel de bit, 4 biți, 8 biți sau 16 biți. Față de circuitul original, 8051, modurile de adresare au fost diversificate, existând acum 5 tipuri:

- adresare la registre;
- adresare directă;
- adresare indirectă;
- adresare imediată;
- adresare cu registru de bază și index.

Adresarea registrelor permite accesul la cele opt registre R0-R7 selectate de doi biți (RS0 și RS1) din registrul PSW. Accesul la locațiile respective de memorie (00h-1Fh) se poate face însă și prin adresare directă, bancul de registre situându-se în zona 00h-7Fh care este adresabilă în mod direct. În zona registrelor speciale, registrele care controlează modulele interne sunt de asemenea adresabile direct.

În cadrul memoriei interne există două blocuri de 16 octeți care sunt adresabile direct la nivel de bit: 128 de biți pot fi adresați direct în zona (20h-2Fh), ceilalți 128 de biți găsindu-se la adresele 80h-FFh care sunt divizibile cu opt.

Adresarea indirectă este folosită pentru accesul zonei de memorie de la 80h la FFh care nu este adresată ca SFR, precum și pentru memoria externă de date. Pentru memoria internă adresarea este făcută prin intermediul

registrelor R0 sau R1. Memoria externă este adresată fie prin registrele R0 și R1 (caz în care blocul maxim de memorie este de 256 octeți), fie prin registrul DPTR (caz în care capacitatea de adresare este de 64 kB).

Adresarea imediată este folosită pentru încărcarea de constante numerice ca parte a instrucțiunii din memoria program.

Adresarea cu registru de bază și index este folosită pentru lucrul cu tabele de conversie, tabele de salturi etc. Pentru aceasta este folosit ca registru de bază DPTR sau PC, registrul index fiind acumulatorul.

Instrucțiunile familiei 8xC552 sunt optimizate atât din punct de vedere al lungimii codului (49 de instrucțiuni pe un octet, 45 pe doi octeți și 17 pe trei octeți), cât și al timpului de execuție (64 de instrucțiuni sunt executate într-un ciclu mașină, 45 în două cicluri mașină și două în 4 cicluri mașină).

Cele 111 instrucțiuni se pot clasifica în patru grupe funcționale:

- a) transfer de date;
- b) instrucțiuni aritmetice;
- c) instrucțiuni logice;
- d) controlul programului.

a) Transferul de date

Operațiunile de transfer de date sunt împărțite în trei clase:

- de uz general;
- specifice acumulatorului;
- adresare imediată pe 16 biți.

Transferul de date de uz general constă în trei tipuri de operații:

- MOV – realizează transferul unui bit sau octet de la operandul sursă la operandul destinație. Combinând operanzii și modurile de adresare rezultă 57 de instrucțiuni diferite.
- PUSH – incrementează registrul SP și apoi transferă octetul desemnat de operandul sursă în memoria adresată de SP.
- POP – transferă octetul desemnat în operandul sursă de la locația adresată de SP și apoi decrementează registrul SP.

Operațiile specifice acumulatorului sunt:

- XCH – schimbă operandul sursă cu acumulatorul.
- XCHD – schimbă 4 biți ai operandul sursă cu 4 biți ai acumulatorului.
- MOVX – realizează transferul unui octet între memoria externă și acumulator.

Adresa externă este specificată de R0 și R1 sau DPTR.

- MOVC – realizează transferul unui octet între memoria program și acumulator. Adresarea este cu registru de bază (PC sau DPTR) și index (A).

Adresarea imediată pe 16 biți semnifică încărcarea registrului DPTR cu o valoare pe doi octeți.

b) Instrucțiuni aritmetice

Familia 8xC552 dispune de patru operații aritmetice de bază. Indicatorul depășire (OV) poate fi folosit pentru operații de adunare și scădere pentru numere în cod BCD cu semn sau fără semn; de asemenea, pentru numerele BCD există o instrucțiune pentru corecția acumulatorului.

Cu excepția indicatorului OV mai există încă trei indicatori care reflectă rezultatul operației:

- C (transport) – setat dacă în urma operației rezultă o depășire a acumulatorului;
- AC (transport auxiliar) – setat dacă rezultă un transport între biții 3 și 4 ai acumulatorului;
- P (paritate) – setat dacă suma modulo 2 a acumulatorului este 1.

Cele patru instrucțiuni aritmetice sunt:

- Adunare:
 - INC – adună 1 la operandul sursă. Rezultatul este returnat în operand.
 - ADD – adună acumulatorul cu operandul sursă. Rezultatul este returnat în acumulator.
 - ADDC – adună acumulatorul cu operandul sursă și bitul C. Rezultatul este returnat în acumulator.
 - DA – realizează o corecție a adunării în situația lucrului cu numere codificate BCD.
- Scădere:
 - DEC – scade 1 din operandul sursă. Rezultatul este returnat în operand.
 - SUBB – scade din acumulator operandul sursă și bitul C. Rezultatul este returnat în acumulator.
- Înmulțire:
 - MUL – realizează o înmulțire fără semn între registrele A și B. Rezultatul este returnat în registrele A (octetul mai puțin semnificativ) și B (octetul mai semnificativ).
- Împărțire:
 - DIV – realizează o împărțire fără semn între registrele A și B. Câtul rezultatului este păstrat în registrul A iar restul împărțirii în B.

c) Instrucțiuni logice

Arhitectura familiei 8xC552 care execută operații logice poate fi considerată un *procesor boolean* de sine stătător. Astfel acesta dispune de instrucțiuni proprii, acumulator (bitul C din PSW), execută instrucțiuni pe un bit, 4 biți sau un octet și poate adresa direct locații de memorie sau porturile de intrare-ieșire.

Instrucțiunile logice sunt:

- CLR – șterge conținutul acumulatorului sau al altui registru adresat direct.
 SETB – setează bitul C sau alt bit adresat direct.

- CPL – completează (în complement față de 1) acumulatorul sau orice bit adresabil direct.
- RL – rotește la stânga conținutul acumulatorului. Este echivalent cu o înmulțire cu 2.
- RR – rotește la dreapta conținutul acumulatorului. Este echivalent cu o împărțire cu 2.
- RLC – rotește la stânga conținutul acumulatorului prin intermediul bitului C care devine egal cu ultimul bit deplasat.
- RRC – rotește la dreapta conținutul acumulatorului prin intermediul bitului C care devine egal cu ultimul bit deplasat.
- SWAP – rotește la stânga de 4 ori conținutul acumulatorului. Este echivalent cu o schimbare a biților 0-3 cu 4-7.
- ANL – execută o operație ȘI între doi operanzi. Rezultatul este returnat în primul operand.
- ORL – execută o operație SAU între doi operanzi. Rezultatul este returnat în primul operand.
- XRL – execută o operație SAU exclusiv între doi operanzi. Rezultatul este returnat în primul operand.

d) Controlul programului.

Instrucțiunile pentru controlul programului determină, uneori concomitent cu îndeplinirea unei condiții, executarea nesecvențială a instrucțiunilor din program.

Există trei clase de astfel de instrucțiuni: apel necondiționat la subrutină, întoarcere din subrutină și salt; salturi condiționale; revenire din întrerupere.

• Apeluri și salturi necondiționate:

- ACALL – memorează următoarea adresă în stivă, incrementează SP cu 2 și apoi transferă controlul adresei de salt; ACALL poate fi utilizat pentru apeluri într-o pagină de memorie de 2 kB (locația de salt este adresată pe 11 biți).
- LCALL – memorează următoarea adresă în stivă, incrementează SP cu 2 și apoi transferă controlul adresei de salt; LCALL poate fi utilizat pentru apeluri într-o pagină de memorie de 64 kB.
- AJMP – execută un salt la adresa specificată; AJMP poate fi utilizat pentru salturi într-o pagină de memorie de 2 kB (locația de salt este adresată pe 11 biți).
- LJMP – execută un salt la adresa specificată; LJMP poate fi utilizat pentru apeluri într-o pagină de memorie de 64 kB.
- SJMP – execută un salt la adresa specificată; SJMP poate fi utilizat pentru apeluri într-o pagină de memorie de 256 octeți. SJMP este un salt relativ față de adresa de pornire în domeniul (-128...+127).

- **JMP** – execută un salt relativ la conținutul registrului **DPTR**, ca deplasament folosind valoarea din acumulator.
- **RET** – transferă controlul adresei de salt salvate în stivă de o instrucțiune **CALL** anterioară și decrementează **SP** cu 2.
- **Salturi condiționate:**
 - **JZ** – execută salt dacă acumulatorul este zero. Saltul este relativ față de adresa curentă.
 - **JNZ** – execută salt dacă acumulatorul este diferit de zero. Saltul este relativ față de adresa curentă.
 - **JC** – execută salt dacă bitul **C** este 1. Saltul este relativ față de adresa curentă.
 - **JNC** – execută salt dacă bitul **C** este 0. Saltul este relativ față de adresa curentă.
 - **JB** – execută salt dacă bitul operandului este 1. Saltul este relativ față de adresa curentă.
 - **JNB** – execută salt dacă bitul operandului este 0. Saltul este relativ față de adresa curentă.
 - **CJNE** – compară primul operand cu al doilea și execută salt dacă nu sunt egali.
 - **DJNZ** – decrementează operandul sursă și execută salt dacă rezultatul este diferit de zero.
- **Revenire din întrerupere:**
 - **RETI** – transferă controlul într-o manieră asemănătoare cu **RET**, cu deosebirea că această instrucțiune validează întreruperile pentru nivelul curent de priorități.

1.4. Porturile de intrare-ieșire

Controlerul 80C552 are 6 porturi de 8 biți pentru intrări/ieșiri digitale. Fiecare port constă într-un registru (registrele speciale **P0-P5**), un amplificator tampon de intrare (buffer de intrare) și un buffer de ieșire (numai porturile **P0** și **P4**). Porturile **P0-P3** sunt identice cu cele ale lui 8051, cu excepția funcțiilor adiționale ale portului **P1** (liniile **P1.6** și **P1.7** pot fi setate ca linii de comunicație pentru interfața serială sincronă **I²C**; acest lucru implică un buffer de ieșire de tip *drenă în gol*) și a porturilor suplimentare **P4** și **P5**: portul **P4** are o funcționalitate asemănătoare cu a porturilor **P0-P3**; portul **P5** poate fi utilizat numai ca port de intrare.

Figura 1.3 arată structura funcțională a porturilor de intrare-ieșire a circuitului 80C552. Un bit al registrului portului corespunde unui bit din registrul special al portului și constă într-un bistabil **D**.

Pentru porturile **P0-P4** fiecare linie poate fi configurată ca linie de intrare sau de ieșire. În situația configurării ca linie de intrare, amplificatorul de ieșire trebuie blocat, blocare realizată prin setarea portului. Această

procedură nu trebuie aplicată decât dacă portul a fost folosit ca port de ieșire, întrucât inițial, după RESET, toate registrele porturilor P0-P4 sunt încărcate cu FFh.




Figura 1.3. Porturile de intrare-ieșire

Portul P0, în situația controlerului 80C552, este folosit numai ca magistrală multiplexată de adrese (octetul inferior) și date.

Portul P2 poate fi utilizat ca octet superior pentru adresarea memoriei externe pe 16 biți. Dacă este folosită adresarea pe 8 biți, este implicat numai portul P0 și atunci P2 devine port de uz general.

Portul P5 este port numai de intrare și poate utiliza liniile lăsate libere de convertorul analog-numeric.

Amplificatoarele de ieșire ale porturilor P2, P3, P4 și P1.0-P1.5 sunt capabile să conducă 4 intrări compatibile LSTTL. Folosit ca port de ieșire, P0 are o capacitate de 8 intrări LSTTL, dar necesită rezistențe externe deoarece ieșirile sunt cu drenă în gol.

Citirea porturilor, așa cum se observă și din figura 1.3. poate fi făcută fie citind direct pinul, fie citind bistabilul portului respectiv. Selectarea modului de citire este făcută automat de unitatea centrală, funcție de instrucțiune.

Funcțiile alternative ale porturilor sunt descrise în figura 1.1 și tabelul 1.4, detalii suplimentare despre acestea găsindu-se la descrierea modulelor interne.

Tabelul 1.4					
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7	AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7	Magistrală multiplexată date și adrese (octetul mai puțin semnificativ) pe durata accesului la memoria externă	P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7	CT0I CT1I CT2I CT3I T2 RT2 SCL SDA	Semnale captură pentru timer T2 Ieșire timer T2 Reset extern timer T2 Ceas interfață serială I ² C Date interfață serială I ² C
P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7	A9 A9 A10 A11 A12 A13 A14 A15	Magistrală de adrese (octetul mai semnificativ) pe durata accesului la memoria externă	P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7	RXD TXD $\overline{\text{INT0}}$ $\overline{\text{INT1}}$ T0 T1 $\overline{\text{WR}}$ $\overline{\text{RD}}$	Intrare date UART Ieșire date UART Întrerupere externă 0 Întrerupere externă 1 Intrare externă timer T0 Intrare externă timer T1 Scriere memorie externă Citire memorie externă
P4.0 P4.1 P4.2 P4.3 P4.4 P4.5 P4.6 P4.7	CMSR0 CMSR1 CMSR2 CMSR3 CMSR4 CMSR5 CMT0 CMT1	Comparare cu timer T2 și setări/resetări ieșiri Comparare cu timer T2 și comutări ieșiri	P5.0 P5.1 P5.2 P5.3 P5.4 P5.5 P5.6 P5.7	ADC0 ADC1 ADC2 ADC3 ADC4 ADC5 ADC5 ADC5	Opt intrări analogice pentru convertorul analog numeric

1.5. Modulatorul de impulsuri în durată

Familia 8xC552 conține două modulatatoare de impulsuri în durată, codificate PWM0, respectiv PWM1. Impulsurile generate de aceste modulatatoare au controlate independent durata și perioada de repetiție.

Structura internă a modulatorului de impulsuri al circuitului 8xC552 este prezentat în figura 1.4.




Figura 1.4. Modulatorul de impulsuri în durată

Frecvența de repetiție pentru ambele modulatatoare este stabilită de un prescaler care furnizează frecvența de ceas pentru numărător. Coeficientul de divizare al prescalerului este definit de registrul special $PWMP$.

Perioada de repetiție a modulatorului PWM este dată de relația:

$$f_{\text{PWM}} = \frac{f_{\text{OSC}}}{2 \cdot (1 + \text{PWMP}) \cdot 255}$$

și, pentru un oscilator de 12 MHz semnifică frecvențe de repetiție de la 92 Hz la 23.5 kHz.

Valoarea contorului numărător de 8 biți (între 0 și 254) este examinată de două comparatoare comandate de câte un registru special pentru fiecare modulator: PWM0, respectiv PWM1.

Coeficientul de umplere stabilit de cele două registre se determină cu formula:

$$\text{coef. umplere} = \frac{\text{PWM}_x}{255 - \text{PWM}_x}$$

Această structură este capabilă să asigure celor două ieșiri impulsuri cu coeficienți de umplere între 0 și 1, în incremente de 1/255.

1.6. Convertorul analog numeric

Modulul analogic constă într-un multiplexor analogic cu opt intrări, un registru de aproximații succesive de 10 biți, un comparator, un convertor numeric/analogic și logica de comandă a acestor blocuri. Tensiunea de referință și alimentările sunt asigurate din exterior, pe pini separați.

O conversie durează 50 de cicluri mașină iar semnalul analogic de intrare trebuie să îndeplinească condiția: $0 \leq AV_{SS} \leq V_{\text{REF-}} \leq \text{Semnal} \leq V_{\text{REF+}} \leq AV_{DD} \leq +5V$, unde AV_{SS} și AV_{DD} reprezintă tensiunile de alimentare analogice iar $V_{\text{REF}\pm}$ tensiunile de referință.

Controlul convertorului analog/numeric este asigurat de registrul special ADCON, prezentat în tabelul 1.5.

Structura funcțională a modului analogic este prezentată în figura 1.5.




Figura 1.5. Convertorul analog/numeric

Rezultatul conversiei este regăsit în registrul ADCH (biții mai semnificativi), ultimii doi biți fiind citiți din registrul ADCON (ADC.1 și ADC.0).

Cât timp o conversie este în curs (ADCI și ADCS diferite de zero), un semnal extern STADC sau o comandă software nu este luată în considerație și nu este inițializată o nouă conversie.

Tabelul 1.5									
ADCON (C5h)	ADC.1	ADC.0	ADEX	ADCI	ADCS	AADR2	AADR1	AADR0	
ADC.1	Bitul 1 al rezultatului conversiei								
ADC.0	Bitul 0 al rezultatului conversiei								
ADEX	Validare conversie externă (pin ADCS): 0: conversia este inițializată numai prin program (bitul ADCS) 1: conversia este inițializată prin program sau hardware.								
ADCI	Indicator întrerupere ADC: - dacă este setat, rezultatul conversiei poate fi citit; - dacă este validat, sfârșitul conversiei poate genera o întrerupere; - cât timp este setat nu se poate declanșa o altă conversie. Acest bit este "numai citire".								
ADCS	Starea convertorului ADC. Poate fi setat prin program sau hardware (semnalul STADC). Semnificația sa este:	ADCI	ADCS	Stare convertor					
		0	0	se poate iniția conversie; ADC neocupat.					
		0	1	nu poate fi inițiată o nouă conversie.					
		1	0	nu poate fi inițiată o altă conversie.					
AADR2 AADR1 AADR0	Comanda multiplexorului analogic. Selectarea intrărilor portului P5 este:				AADR2	AADR1	AADR0	Intrare analogică	
					0	0	0	ADC.0 (P5.0)	
					0	0	1	ADC.1 (P5.1)	
					0	1	0	ADC.2 (P5.2)	
					0	1	1	ADC.3 (P5.3)	
					1	0	0	ADC.4 (P5.4)	
					1	0	1	ADC.5 (P5.5)	
					1	1	0	ADC.6 (P5.6)	
					1	1	1	ADC.7 (P5.7)	

Valoarea numerică a tensiunii analogice convertite este dată de relația:

$$V_{ADC} = 1024 \cdot \frac{V_{IN} - V_{REF-}}{V_{REF+} - V_{REF-}}$$

Este recomandabil ca toate tensiunile analogice (AV_{SS} , AV_{DD} și $AV_{REF\pm}$) să fie asigurate de o sursă de alimentare separată.

1.7. Timere/Numărătoare

Familia 8xC552 dispune de patru timere: timerele T0 și T1 sunt identice cu cele din 8051, T2 este un timer de 16 biți cu facilități suplimentare iar T3 este un timer de 8 biți pentru resetarea programului controlerului.

Timerele 0 și 1 constau în două numărătoare de 16 biți și pot îndeplini următoarele funcții:

- măsurarea unor intervale de timp;
- numărarea unor evenimente;
- generarea unor cereri de întrerupere.

Configurat ca timer, contorul este incrementat la fiecare ciclu mașină (la fiecare microsecundă pentru oscilator de 12 MHz). Astfel, timpul poate fi măsurat în unități de cicluri mașină.

Configurat ca numărător, contorul este incrementat la fiecare tranziție 1→0 a semnalului de pe pinul de intrare corespunzător. Deoarece o recunoaștere a unei tranziții durează două cicluri mașină, frecvența maximă de numărare este de 500 kHz (pentru oscilator de 12 MHz).

Față de aceste moduri, timerele T0 și T1 mai au patru moduri de funcționare, de la MOD0 la MOD3.

Selectarea modului de lucru și controlul timerelor T0 și T1 sunt asigurate de registrele speciale TMOD, respectiv TCON descrise în tabelul 1.6.

Tabelul 1.6

TMOD (89h)		Timer 1				Timer 0			
		GATE	C/ \overline{T}	M1	M0	GATE	C/ \overline{T}	M1	M0
GATE	Dacă este setat, timerul x funcționează dacă pinul INT _x este la 1 logic și bitul TR _x (din registrul TCON) este setat. Dacă este șters, timerul este condiționat numai de starea bitului TR.								
C/ \overline{T}	Dacă este setat, modulul funcționează ca numărător (numără tranzițiile 1→0 ale pinului T _n). Dacă este șters funcționează ca timer, numărând ciclurile mașină.								
M1, M0	Selectie mod:	M1	M0	Mod	Descriere				
		0	0	0	Numărător de 8 biți cu prescaler divisor cu 32				
		0	1	1	Numărător de 16 biți				
		1	0	2	Numărător de 8 biți cu reîncărcare automată				
		1	1	3	T0: numărător de 8 biți; T1: oprit.				
TCON (88h)		TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
TF _x	Indicator depășire timer T _x . El este setat în momentul depășirii și este șters automat în momentul în care unitatea centrală dă controlul rutinei de întrerupere.								
TR _x	Comandă funcționarea timerului T _x . Dacă este setat sau șters, timerul funcționează, respectiv este oprit.								
IE _x	Indicator pentru frontul întreruperii externe. Dacă IT _x este setat, o tranziție 1→0 a intrării INT _x va seta acest bit. Bitul este șters automat în momentul în care unitatea centrală dă controlul rutinei de întrerupere.								
IT _x	Stabilește dacă întreruperea externă acționează pe front sau pe nivel. Dacă este setat, întreruperea externă este activă pe frontul descrescător al semnalului de pe pinul INT _x ; dacă este șters, întreruperea externă este activă pe nivelul zero logic al pinului INT _x .								

Semnificația celor patru moduri de funcționare este prezentată în paragrafele următoare.

1.7.1 Modul 0

În acest mod timerele T0 sau T1, sunt configurate ca registre de 13 biți. În momentul în care valoarea numărătorului x trece de la 1FFFh la 0h este setat automat bitul TF_x. Intrarea în numărător este validată dacă bitul TR_x este setat iar bitul GATE și intrarea INT_x respectă condițiile descrise anterior.

Registrul de 13 biți este format din 8 biți ai registrului TH_x și 5 biți ai registrului TL_x. Cei 3 biți mai semnificativi ai lui TL_x sunt nedeterminați și trebuie ignorați.

1.7.2 Modul 1

Este identic cu modul 0, numai că registrul de numărare este de 16 biți.

1.7.3 Modul 2

Acest mod configurează timerele T0 sau T1 ca două numărătoare de 8 biți, având facilitatea de reîncărcare: în momentul în care TL_x trece de la FFh la 0h, nu se setează numai bitul TF_x, dar TL_x este încărcat cu valoarea lui TH_x. TH_x rămâne nemodificat.

1.7.4 Modul 3

În acest mod, timerul T_0 funcționează ca două registre separate, TL_0 și TH_0 , fiecare a câte 8 biți. Registrul TL_0 este controlat de biții standard ai timerului T_0 iar registrul TH_0 de biții timerului T_1 , inclusiv întreruperea timerului T_1 .

Modul 3 este adoptat dacă este necesar un timer suplimentar. În această situație T_0 lucrează ca două timere independente iar T_1 poate funcționa, de exemplu, ca generator de rată de transmisie sau în orice altă aplicație care nu necesită o întrerupere.

Configurația internă a timerelor T_0 și T_1 în cele patru moduri de funcționare se prezintă în figura 1.6.




Figura 1.6. Modurile de lucru al timerelor T_0 și T_1

Întreruperile generate de timerele T_0 și T_1 sunt gestionate de biții ET_0 , respectiv ET_1 aflate în registrul special pentru controlul întreruperilor ($IEN0.1$, respectiv $IEN0.3$).

Timerul T_2 este un numărător de 16 biți conectat la patru registre de captură de 16 biți și trei registre de comparare de 16 biți. Registrele de captură sunt folosite pentru a înregistra conținutul registrului timerului T_2 în momentul în care survine o tranziție pe pinul corespunzător ($CT0I$, $CT1I$, $CT2I$ și $CT3I$). Registrele de comparare sunt folosite pentru a seta, șterge sau comuta biții corespunzători din portul P_4 atunci când conținutul registrului T_2 este atinge valorile din cele trei registre.

Timerul T_2 este format din două registre de 8 biți TMH_2 (octetul mai semnificativ), respectiv TML_2 (octetul mai puțin semnificativ).

Frecvența de numărare poate fi furnizată de oscilatorul intern (divizat cu 12) sau de la o sursă externă (un front crescător pe pinul T2 – P1.4), ulterior aceste frecvențe fiind divizate într-un prescaler programabil cu 1, 2, 4 sau 8.

În situația folosirii timerului T2 ca numărător, frecvența maximă de lucru este dublă față de timerele T0 și T1, respectiv de 1MHz.

Valoarea timerului poate fi citită fără ca acesta să fie oprit dar, acesta neavând registre suplimentare de citire, trebuie luate măsuri de precauție în situația apariției unei depășiri a registrului chiar în timpul citirii.

Registrul timerului T2 nu poate fi scris ci numai șters prin intermediul unor semnale externe: RST sau un front crescător pe pinul RT2 (validarea ștergerii pe pinul RT2 este produsă prin setarea bitului T2ER–TM2CON.5).

Pot fi generate cereri de întreruperi pentru depășiri ale registrului TM2, atât la nivel de 8 biți (depășirea registrului TML2), cât și la 16 biți (depășirea registrului TMH2); în ambele situații, vectorul de întrerupere este același. În situația depășirii registrului TML2 este setat indicatorul TLBO (din registrul special TM2CON) iar când se produce depășirea registrului TMH2 sunt setați indicatorii T2OV și TLBO. Pentru validarea întreruperii generate de TMH2 este necesară setarea biților ET2 (IEN1.7) și T2IS0 (TM2CON.4). Validarea întreruperii produse de TMH2 este făcută prin setarea biților ET2 (IEN1.7) și T2IS1 (TM2CON.7). Indicatorii setați de depășire trebuie șterși prin programul de tratare a întreruperii.

Timerul T2 are în structură patru registre de captură: CT0, CT1, CT2 și CT3. Aceste registre de 16 biți sunt încărcate funcție de semnalele externe CT0I, CT1I, CT2I și CT3I. Funcție de starea registrului special TM2IR, o dată cu aplicarea semnalelor CTxI se generează și o întrerupere. Conținutul registrului de control al capturii CTCON oferă posibilitatea selectării modului de acțiune al semnalelor CTxI: pe front crescător, pe front descrescător sau pe ambele tipuri de fronturi.

Timerul TM2 mai conține și trei registre de comparare CM0, CM1 și CM2. Conținutul acestor registre este verificat la fiecare incrementare a numărătorului T2. Atunci când unul din registrele CMx are aceeași valoare cu registrul TM2, este setat bitul corespunzător din registrul special TM2IR. Suplimentar, registrele de comparare mai pot comanda și biții portului P4 funcție de registrele speciale STE și RTE. Astfel, CM0 poate seta biții 0-5 ai P4 dacă sunt setați biții corespunzători din registrul STE; CM1 șterge biții 0-5 ai P4 dacă sunt setați biții corespunzători din registrul RTE; biții 6 și 7 ai P4 sunt inversați de CM2 dacă este setat corespunzător registrul RTE.

Structura internă a timerului T2 și a registrelor de captură și comparare este prezentată în figura 1.7.

Timerul T2 poate genera nouă întreruperi. Opt indicatoare de întreruperi se găsesc în registrul TM2IR iar al nouălea este bitul TM2CON.4. Prioritățile întreruperilor generate de TM2 sunt controlate de registrul IP1.




Figura 1.7. Timerul T2

În concluzie, registrele speciale folosite de timerul T2 sunt TM2CON, CTCON, STE, RTE, TM2IR, IEN1 și IP1. Conținutul acestora la nivel de bit este prezentat în tabelul 1.7.

Tabelul 1.7									
TM2CON (EAh)		T2IS1	T2IS0	T2ER	T2BO	T2P1	T2P0	T2MS1	T2MS0
T2IS1	Selectare întrerupere depășire 16 biți. Selectare întrerupere depășire 8 biți. Validare resetare externă; T2 poate fi șters de un front crescător pe pinul RT2 (P1.5). Indicator întrerupere depășire 8 biți.								
T2IS0									
T2ER									
T2BO									
T2P1	Selectare valoare prescaler.	0		0	:1				
T2P0		0		1	:2				
		1		0	:4				
		1		1	:8				
T2MS1	Selectare mod de lucru.	0		0	Oprit				
T2MS0		0		1	Mod timer ($f_{osc}/12$)				
		1		0	Rezervat				
		1		1	Mod numărător (pin T2)				
CTCON (EBh)		CTN3	CTP3	CTN2	CTP2	CTN1	CTP1	CTN0	CTP0
CTN3	Registrul captură 3 comandat de front căzător pe pinul CT3I								
CTP3	Registrul captură 3 comandat de front crescător pe pinul CT3I								
CTN2	Registrul captură 2 comandat de front căzător pe pinul CT2I								
CTP2	Registrul captură 2 comandat de front crescător pe pinul CT2I								
CTN1	Registrul captură 1 comandat de front căzător pe pinul CT1I								
CTP1	Registrul captură 1 comandat de front crescător pe pinul CT1I								
CTN0	Registrul captură 0 comandat de front căzător pe pinul CT0I								
CTP0	Registrul captură 0 comandat de front crescător pe pinul CT0I								
STE (EEh)		TG47	TG46	SP45	SP44	SP43	SP42	SP41	SP40

TG47	Dacă sunt setați, la comutarea comparatorului CM2, biții corespunzători din P4 sunt setați.
TG46	Dacă sunt șterși, la comutarea comparatorului CM2, biții corespunzători din P4 sunt șterși.
SP45	Dacă este setat, P4.5 va deveni 1 logic când CM0=TM2.
SP44	Dacă este setat, P4.4 va deveni 1 logic când CM0=TM2.
SP43	Dacă este setat, P4.3 va deveni 1 logic când CM0=TM2.
SP42	Dacă este setat, P4.2 va deveni 1 logic când CM0=TM2.
SP41	Dacă este setat, P4.1 va deveni 1 logic când CM0=TM2.
SP40	Dacă este setat, P4.0 va deveni 1 logic când CM0=TM2.
RTE (EFh)	
TP47	
TP46	
RP45	
RP44	
RP43	
RP42	
RP41	
RP40	
TP47	Dacă sunt setați, la comutarea comparatorului CM2, bitul din portul P4 este inversat.
TP46	Dacă este setat, P4.5 va deveni 0 logic când CM1=TM2.
RP45	Dacă este setat, P4.4 va deveni 0 logic când CM1=TM2.
RP44	Dacă este setat, P4.3 va deveni 0 logic când CM1=TM2.
RP43	Dacă este setat, P4.2 va deveni 0 logic când CM1=TM2.
RP42	Dacă este setat, P4.1 va deveni 0 logic când CM1=TM2.
RP41	Dacă este setat, P4.0 va deveni 0 logic când CM1=TM2.
RP40	Dacă este setat, P4.0 va deveni 0 logic când CM1=TM2.
TM2IR (C8h)	
T2OV	
CMI2	
CMI1	
CMI0	
CTI3	
CTI2	
CTI1	
CTI0	
T2OV	Indicator întrerupere CM2.
CMI2	Indicator întrerupere CM1.
CMI1	Indicator întrerupere CM0.
CMI0	Indicator întrerupere CT3.
CTI3	Indicator întrerupere CT2.
CTI2	Indicator întrerupere CT1.
CTI1	Indicator întrerupere CT0.
CTI0	Indicator întrerupere CT0.
IEN1 (E8h)	
ET2	
ECM2	
ECM1	
ECM0	
ECT3	
ECT2	
ECT1	
ECT0	
ET2	Validare întrerupere CM2.
ECM2	Validare întrerupere CM1.
ECM1	Validare întrerupere CM0.
ECM0	Validare întrerupere CT3.
ECT3	Validare întrerupere CT2.
ECT2	Validare întrerupere CT1.
ECT1	Validare întrerupere CT0.
ECT0	Validare întrerupere CT0.
IP1 (F8h)	
PT2	
PCM2	
PCM1	
PCM0	
PCT3	
PCT2	
PCT1	
PCT0	
PT2	Nivel prioritate depășire numărare.
PCM2	Nivel prioritate CM2.
PCM1	Nivel prioritate CM1.
PCM0	Nivel prioritate CM0.
PCT3	Nivel prioritate CT3.
PCT2	Nivel prioritate CT2.
PCT1	Nivel prioritate CT1.
PCT0	Nivel prioritate CT0.
	Dacă bitul este setat se selectează nivelul superior de prioritate.

1.8. Timerul inițializare T3 (watchdog)

Acest timer este destinat inițializării periodice a controlerului în situația existenței unei erori de program (bucă infinită) sau apariției unor perturbații externe care pot comanda aleator procesorul. Dacă este validat, timerul T3 generează resetul sistemului dacă programul nu reinițializează periodic conținutul acestui timer.

Timerul T3 constă într-un numărator de 8 biți și un divizor de 11 biți; prescalerul divizează o frecvență de 1 MHz (în situația utilizării unui oscilator de 12 MHz).

Dacă numărătorul de 8 biți are o tranziție FFh→0h, este produs un impuls care resetează controlerul. De asemenea, prin intermediul unui buffer, semnalul este scos și pe pinul RST unde poate fi utilizat pentru inițializarea circuitelor de suport. Deoarece este un impuls scurt (circa 3 μs), existența unei capacități în circuitul extern de reset face semnalul produs de controler inutilizabil.

Perioada de repetiție a timerului T3 este dictată de valoarea cu care este reîncărcat: perioada minimă este de 2 ms, dacă timerul este încărcat cu FFh; perioada maximă de repetiție este de 512 ms și corespunde unei valori de reîncărcare de 0h. Relația pentru determinarea perioadei de repetiție este:

$$T_R = \frac{24576 \cdot (T3 + 1)}{f_{osc}} \quad [s]$$

Pentru inițializarea automată a programului, este necesară mai întâi, determinarea timpului de execuție al programului, după care timerul T3 este programat cu o valoare acoperitoare. Dacă timpul de execuție este mai mare de 512 ms, este necesară partiționarea programului în mai multe module, fiecare modul asigurând o reprogramare a timerului T3.

Pentru a preveni erori de program la reîncărcarea sa, timerul T3 este programat în doi pași: mai întâi, este setat bitul WLE (PCON.4), apoi T3 poate fi încărcat cu valoarea dorită. După încărcare, WLE este șters automat.

Suplimentar, modulul de inițializare este condiționat și de semnalul extern \overline{EW} . Când \overline{EW} are valoarea 0 logic, funcționarea timerului T3 nu se poate dezactiva prin program.

Schema bloc a modului timer T3 este indicată în figura 1.8.




Figura 1.8. Timerul T3

În modurile de funcționare cu consum redus de energie, IDLE și POWER-DOWN, funcționarea timerului T3 poate pune probleme. Astfel, dacă în modul IDLE timerul este funcțional, în modul POWER-DOWN funcționarea timerului este contradictorie cu modul de lucru ales. Pentru a preveni acest lucru, semnalul extern \overline{EW} nu lasă funcționale simultan cele două module.

Bitul de control al timerului $T3$, WLE , va fi prezentat la paragraful 1.12.1. unde este descris registrul special $PCON$.

1.9. Interfața serială asincronă

Această interfață serială, cunoscută și sub numele de $SIO0$, poate transmite și recepționa date simultan, adică este o interfață full duplex. De asemenea, registrul de recepție este bufferat: modulul poate iniția o recepție a unui nou octet chiar dacă octetul anterior nu a fost citit din registrul de recepție. Suplimentar față de interfața serială a circuitelor 8051 are câteva facilități suplimentare:

- protecția la erori de încadrare (*framing error*) prin intermediul bitului de stop;
- protecția la erori de paritate, fiind posibilă transmitia bitului de paritate;
- are un mod de lucru destinat comunicației multiprocesor.

Interfața serială asincronă poate opera în patru moduri.

- a) modul 0;
- b) modul 1;
- c) modul 2;
- d) modul 3.

Controlul interfeței seriale este făcut de registrul special $SOCON$, cu structura prezentată în tabelul 1.8.

Tabelul 1.8										
SOCON (98H)		SM0	SM1	SM2	REN	TB8	RB8	T1	R1	
SM0 SM1	Selectare mod lucru:	SM0	SM1	Mod	Descriere		Viteză de transmisie			
		0	0	0	Registru de deplasare		f _{osc} /12			
		0	1	1	UART de 8 biți		Variabilă			
		1	0	2	UART de 9 biți		f _{osc} /32 sau f _{osc} /64			
		1	1	3	UART de 9 biți		Variabilă			
SM2	Folosit pentru comunicarea multiprocesor în modurile 2 și 3. Dacă este setat, R1 nu va fi activat dacă bitul 8 de date nu este 0 logic. În modul 1 condiționează R1 de primirea unui bit valid de stop. În modul 0 trebuie șters.									
REN	Validarea recepției seriale. Se poate seta prin program pentru a activa sau dezactiva recepția serială.									
TB8	Bitul 9 de date transmis în modul 2 sau 3. Este setat sau șters prin program de regulă, funcție de bitul de paritate.									
RB8	Bitul 9 de date recepționat în modul 2 sau 3. În modul 1, dacă SM2=0, constituie bitul de stop. În modul 0 nu este folosit.									
T1	Indicator întrerupere transmisie. Este setat automat la terminarea mesajului. Trebuie șters prin program.									
R1	Indicator întrerupere recepție. Este setat automat la recepționarea unui mesaj. Trebuie șters prin program									

1.9.1 Interfața serială $SIO0$ în modul 0

În acest mod interfața este capabilă să transmită sau să recepționeze mesaje de 8 biți (mai întâi bitul mai puțin semnificativ), la o viteză de transmisie egală cu $f_{osc}/12$.

Datele seriale sunt recepționate sau transmise numai de pinul RXD , TXD fiind folosit pentru semnalul de ceas.

Transmisia este inițiată de orice instrucțiune care scrie în registrul special `S0BUF`, activând semnalul `SEND` (emisie). Acest semnal setează pinul `RXD` să funcționeze ca ieșire a registrului de deplasare și, de asemenea, determină ca pinul `TXD` să funcționeze ca ieșire a semnalului de ceas. Semnalul de ceas are o perioadă egală cu ciclul mașină, fiind 1 logic în stările `S6`, `S1` și `S2`, respectiv 0 logic în stările `S3-S5`. După transmiterea ultimului bit, semnalul `SEND` este dezactivat și indicatorul `TI` este setat.

Recepția este demarată de ștergerea bitului `RI`, ștergere condiționată de setarea bitului `REN`. Registrul de control al recepției este încărcat cu valoarea 1 1111 1110 și activează semnalul `RECEIVE` (recepție). Cât timp acest semnal este activ, valoarea portului `P3.0` (`RXD`) este încărcată și deplasată la stânga o dată la fiecare ciclu mașină. În momentul în care valoarea zero, încărcată inițial în poziția celui mai puțin semnificativ bit, ajunge pe poziția celui mai semnificativ bit se semnalează registrului de control al recepției să realizeze o ultimă deplasare și încarcă registrul `S0BUF`. În următorul ciclu mașină semnalul `RECEIVE` este dezactivat și indicatorul `RI` este setat.

Modul 0 este folosit, de regulă, pentru interfațarea cu registre externe de deplasare TTL sau CMOS pentru extinderea numărului de porturi de intrare-ieșire.

1.9.2 Interfața serială SIO0 în modul 1

Procedura de lucru în acest mod permite transmiterea-recepționarea a 10 biți (un bit de start, 8 biți date, un bit de stop) cu o viteză de transmisie variabilă, determinată de frecvența depășirilor date de timerul `T1`.

Structura internă simplificată a interfeței seriale în modul 1 este prezentată în figura 1.9.




Figura 1.9. Interfața serială SIO0 (modurile 1, 2 și 3)

Transmisia este inițiată de orice instrucțiune care scrie în registrul special **S0BUF**. Adresarea **S0BUF** setează bitul 9 al registrului de serializare al transmisiei, înștiințează unitatea de control că este solicitată o transmisie și activează semnalul **SEND** (emisie). Transmisia începe în următorul ciclu mașină dar este sincronizată cu depășirile date de timerul **T1**.

Semnalul **SEND** transmite un bit la ieșirea **TXD** (bitul de start), urmat de cei 8 biți de date. În momentul în care al nouălea bit (bitul setat inițial) din registrul de deplasare ajunge la extremitatea dreaptă a registrului, este semnalat unității de control a emisiei că mai este de emis un bit (bitul de stop), se dezactivează semnalul **SEND** și este setat indicatorul **TI**.

Recepția este declanșată de o tranziție 1→0 a semnalului de pe pinul **RXD**. Pentru a asigura sincronizarea cu fluxul de date, inițierea recepției produce o resetare imediată a timerului **T1**. De asemenea, registrul de serializare pentru recepție este încărcat cu **1FFh**. Deoarece tactul de deplasare provenit din timerul **T1** este divizat cu 16, starea pinului **RXD** la impulsurile de tact cu numerele 7, 8 și 9 determină ce valoare va avea bitul recepționat: detectorul de biți ia o decizie prin majoritate, valoarea acceptată fiind găsită în cel puțin două din cele trei stări 7, 8 și 9. Dacă decizia majoritară în situația primului bit nu este 0, blocul de control deduce că a fost un fals impuls de start și interfața este resetată.

Când bitul de start, deplasat succesiv, ajunge în registrul de deplasare pe poziția limită stânga (al nouălea bit), se semnalează blocului de control al

29 _____ Aplicații cu microcontrolere de uz general
recepției că a fost primit ultimul bit, încarcă `S0BUF` și `RB8` și setează `RI`. Octetul recepționat este disponibil dacă sunt îndeplinite fiecare din următoarele două condiții: indicatorul `RI` șters și `SM2=0` sau bitul de stop=1.

1.9.3 Interfața serială SIO0 în modul 2

În modul 2 sunt emiși 11 biți prin intermediul `TXD` sau recepționați de `RXD`: un bit de start, 8 biți de date, un bit programabil (bitul 9 – de regulă bit de paritate) și un bit de stop. La emisie, bitul 9 poate fi programat prin `S0CON.3` (`TB8`). La recepție, bitul 9 este regăsit în `S0CON.2` (`RB8`). Viteza de transmisie este selectabilă acceptând una din valorile $f_{osc}/32$ sau $f_{osc}/64$.

Structura internă este asemănătoare cu cea din figura 1.9; diferența este dată de existența unei surse suplimentare pentru generarea ratei de transmisie.

Transmisia este activată de scrierea registrului `S0BUF`. Scrierea în `S0BUF` încarcă `TB8` în bitul 9 al registrului de deplasare și semnalează blocului de control al transmisiei că este solicitată o emisie. Transmisia începe activarea semnalului `SEND` care emite bitul de start. După emiterea primului bit și translatarea spre dreapta a conținutului registrului de deplasare, pe poziția bitului cel mai semnificativ este introdus 1. Ulterior, deplasarea celorlalți biți produce introducerea unor biți 0, astfel că, în momentul în care `TB8` a ajuns în poziția de emisie din registrul de deplasare, este urmat de bitul de stop (setat pe 1), restul biților din registru fiind șterși. Această condiție este detectată de blocul de control al emisiei și îi semnalează că mai are de emis un bit, după care dezactivează `SEND` și setează indicatorul întreruperii la transmisie `TI`.

Recepția este inițiată de o tranziție 1→0 a semnalului `RXD`. Pentru a asigura sincronizarea cu fluxul de date, inițierea recepției produce o resetare imediată a timerului `T1`. De asemenea, registrul de serializare pentru recepție este încărcat cu `1FFh`.

Când bitul de start, deplasat succesiv, ajunge în registrul de deplasare pe poziția limită stânga (al nouălea bit), se semnalează blocului de control al recepției că a fost primit ultimul bit, încarcă `S0BUF` și `RB8` și setează `RI`. Octetul recepționat este disponibil dacă sunt îndeplinite fiecare din următoarele două condiții: indicatorul `RI` șters și `SM2=0` sau bitul de stop=1.

1.9.4 Interfața serială SIO0 în modul 3

În modul 3 sunt emiși 11 biți prin intermediul `TXD` sau recepționați de `RXD`: un bit de start, 8 biți de date, un bit programabil (bitul 9 – de regulă bit de paritate) și un bit de stop. La emisie, bitul 9 poate fi programat prin `S0CON.3` (`TB8`). La recepție, bitul 9 este regăsit în `S0CON.2` (`RB8`). Viteza de transmisie este determinată de timerul `T1`.

Structura internă este asemănătoare cu cea din figura 1.9; diferența este dată de existența unei surse suplimentare pentru generarea vitezei de transmisie.

Cu excepția ratei de transmisie, aici determinată de depășirile timerului T1, funcționarea interfeței este identică cu modul 2.

Vitezele de transmisie utilizate curent sunt prezentate în tabelul 1.9.

Tabelul 1.9						
Mod SIO0	Viteză transmisie	f _{osc}	Timer 1			
			SMOD (PCON.7)	C/T (TMOD.6)	Mod	Valoare reîncărcare
0	1 MHz	12 MHz	X	X	X	X
2	375 kHz	12 MHz	1	X	X	X
	187,5 kHz	12 MHz	0	X	X	X
1, 3	62.5 kHz	12 MHz	1	0	2	FFh
	19.2 kHz	11.059 MHz	1	0	2	FDh
	9600 Hz	11.059 MHz	0	0	2	FDh
	4800 Hz	11.059 MHz	0	0	2	FAh
	2400 Hz	11.059 MHz	0	0	2	F4h
	1200 Hz	11.059 MHz	0	0	2	E8h
	137.5 Hz	11.059 MHz	0	0	2	1Dh
	110 Hz	6 MHz	0	0	2	72h
	110 Hz	12 MHz	0	0	1	FEEBh

Viteza de transmisie pentru modurile 1 și 3 se poate calcula cu următoarea relație:

$$\text{rata transmisie} = \frac{\text{rată T1}}{(256 - \text{TH1}) \cdot (32 - \text{SMOD} \cdot 16)}$$

Setarea timerului T1 trebuie făcută funcție de următoarele condiții:

- TCON.6=1 pentru validarea funcționării timerului T1;
- TMOD.5=1 și TMOD.4=0 pentru timer T1 în mod 2 (timer de 8 biți cu reîncărcare automată), respectiv TMOD.5=0 și TMOD.4=1 pentru timer T1 în mod 1 (timer de 16 biți – folosit pentru viteze mici de transmisie);
- TMOD.6=0 pentru a funcționa cu divizarea frecvenței oscilatorului intern sau TMOD.6=1 pentru a diviza o frecvență externă;
- IEN0.3=0 pentru dezactivarea întreruperilor timerului T1. Dacă T1 este în modul 1 (timer de 16 biți) este necesară validarea întreruperii, scopul fiind reîncărcarea registrului TM2.

1.10. Interfața serială sincronă I²C

Magistrala I²C, realizată de Philips, permite schimbarea de date între unul sau mai multe dispozitive principale (master) și un număr de dispozitive subordonate (slave), conectate pe două linii, SDA (date) și SCL (ceas). Facilitățile principale ale magistralei I²C sunt:

- transfer de date bidirecțional între master și slave;
- arbitrarea coliziunilor de date;
- sincronizarea oferită de semnalul SCL permite comunicarea între periferice cu diferite viteze de transmisie;

- semnalul SCL poate fi folosit și pentru controlul transmisiei între periferice, în sensul suspendării sau reluării transferului de date în orice moment.

Modulul serial sincron al familiei 8xC552 respectă specificațiile magistralei I²C, precum și toate modurile de transfer (mai puțin modul de transfer cu viteză mică). Legăturile spre exterior ale interfeței sincrone SIO1 sunt pinii SCL (P1.6) și SDA (P1.7); pentru validarea interfeței este obligatorie setarea celor doi pini ai portului P1.

O configurație tipică de magistrală I²C este prezentată în figura 1.10.




Figura 1.10. Configurația interfeței I²C

Interfața SIO1 poate lucra în patru moduri: emisie circuit principal, recepție circuit principal, emisie circuit secundar sau recepție circuit secundar.

Registrele speciale responsabile de funcționarea interfeței SIO1 sunt: S1CON, S1ADR, S1DAT și S1STA. Structura lor este prezentată în tabelul 1.10.

Tabelul 1.10										
S1CON (D8h)		CR2	ENSI		STA	STO	SI	AA	CR1	CR0
CR2 CR1 CR0	Selectarea vitezei de transmisie	CR2	CR1	CR0	f _{osc} =6 MHz	f _{osc} =12 MHz	Divizare f _{osc}			
		0	0	0	23 kHz	47 kHz	256			
		0	0	1	27 kHz	54 kHz	224			
		0	1	0	31 kHz	63 kHz	192			
		0	1	1	37 kHz	75 kHz	160			
		1	0	0	6.25 kHz	12.5 kHz	960			
		1	0	1	50 kHz	100 kHz	120			
		1	1	0	100 kHz	200 kHz	60			
		1	1	1	(0.25...62.5)	(0.25...62.5)	96-(256-valoare T1)			
ENSI	Dacă este șters, SDA și SCL sunt în înaltă impedanță și orice semnale sunt ignorate.									
STA	Dacă bitul este șters nu va fi generată condiția de START sau START repetat (START R). Dacă este setat, SIO1 care intră în mod master verifică magistrala I ² C și dacă aceasta este liberă generează o condiție START. Dacă SIO1 este deja în mod master, SIO1 transmite o condiție START R. Bitul poate fi setat în orice moment, chiar dacă SIO1 este slave.									
STO	Indicator de stop. Dacă bitul este șters, nu va fi generată o condiție STOP. Dacă bitul este setat și SIO1 este în mod master, în momentul în care va fi detectat pe magistrală, circuitul va șterge indicatorul STOP. Dacă SIO1 este în mod slave, se va trimite numai o condiție STOP internă. Oricum, dacă SIO1 se comportă ca și cum ar fi recepționată o condiție STOP comută în regimul "inexistență adresă slave" și indicatorul este șters automat.									
SI	Indicator întrerupere. Dacă este șters, nu vor fi generate întreruperi ale SIO1. Dacă este setat concomitent cu bitul EA și ENS1 (din registrul IEN0), va fi generată o întrerupere în 25 din cele 26 de stări posibile ale SIO1. SI trebuie șters prin program.									
AA	Indicator confirmare. Dacă este șters, nu va fi returnată o stare validare pe timpul impulsului de confirmare a SCL. Dacă este setat, va fi returnată o stare de validare pe timpul impulsului de confirmare a SCL când s-a recepționat: o adresă de slave, o adresă de apel general (bitul GC din S1ADR este setat) ori un octet de către SIO1 aflat în modul master sau slave.									
S1DAT (DAh)		SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	

SD7...SD0	Octetul recepționat sau transmis pe magistrala I ² C. S1DAT împreună cu indicatorul ACK formează un registru de deplasare de 9 biți. Datele sunt deplasate pe frontul crescător al SCL și trimise la pinul SDA pe frontul căzător al SCL prin intermediul unui buffer BSD7.							
S1ADR (DBh)	Adr6	Adr5	Adr4	Adr3	Adr2	Adr1	Adr0	GC
Adr6...Adr0	În mod master, conținutul registrului este irelevant. În mod slave reprezintă adresa de identificare proprie a perifericului.							
GC	Dacă este setat, dispozitivul va recunoaște starea de apel general.							
S1STA (D9h)	SC4	SC3	SC2	SC1	SC0	0	0	0

Cei cinci biți pot genera 32 de stări, din care 26 posibile, funcție de modul de lucru al interfeței. Toate stările sunt prezentate în paragrafele 1.10.1-1.10.5.

1.10.1 Modul emisie circuit principal

În acest mod, un număr de octeți este transmis către un circuit secundar. Registrul S1CON trebuie setat în modul următor:

S1CON	X	1	0	0	0	X	X	X
-------	---	---	---	---	---	---	---	---

Modul emisie circuit principal poate fi acum inițializat setând STA (S1CON.5). Logica modului SIO1 va testa magistrala I²C și va genera un START când aceasta va fi liberă. După ce START a fost emis, se setează indicatorul întreruperii (SI) și valoarea registrului de stare (S1STA) devine 08h. Codul de stare trebuie folosit pentru rutina de tratare a întreruperii care va încărca registrul S1DAT cu adresa dispozitivului secundar și bitul de direcție (SLA+W). SI trebuie șters prin program.

După ce acestea au fost emise și bitul de confirmare de la circuitul secundar a fost recepționat, este setat din nou SI și S1STA poate conține mai multe coduri descrise în tabelul 1.10.a.

Tabelul 1.10.a							
Cod [H]	Stare I ² C	Răspuns program					Următoarea acțiune I ² C
		S1DAT	STA	STO	SI	AA	
08	S-a emis START.	Încarcă SLA+W	X	0	0	X	Va fi emis SLA+W. Se va recepționa ACK.
10	S-a emis START R.	Încarcă SLA+W	X	0	0	X	Ca mai sus.
		Încarcă SLA+R	X	0	0	X	Se emite SLA+R. SIO1 trece în modul b).
18	S-a emis SLA+W. ACK s-a recepționat.	Încarcă octet	0	0	0	X	Octetul va fi transmis.
			1	0	0	X	Va fi transmis START R.
		Nici o acțiune	0	1	0	X	Va fi transmis STOP.
		S1DAT	1	1	0	X	Va fi transmis STOP urmat de START.
20	S-a emis SLA+W. ACK nu s-a recepționat.	Încarcă octet	0	0	0	X	Octetul va fi transmis.
			1	0	0	X	Va fi transmis START R.
		Nici o acțiune	0	1	0	X	Va fi transmis STOP.
		S1DAT	1	1	0	X	Va fi transmis STOP urmat de START.
28	S-au emis datele. ACK s-a recepționat.	Încarcă octet	0	0	0	X	Octetul va fi transmis.
			1	0	0	X	Va fi transmis START R.
		Nici o acțiune	0	1	0	X	Va fi transmis STOP.
		S1DAT	1	1	0	X	Va fi transmis STOP urmat de START.
30	S-au emis datele. ACK nu s-a recepționat.	Încarcă octet	0	0	0	X	Octetul va fi transmis.
			1	0	0	X	Va fi transmis START R.
		Nici o acțiune	0	1	0	X	Va fi transmis STOP.
		S1DAT	1	1	0	X	Va fi transmis STOP urmat de START.

38	S-a pierdut arbitrarea SLA+R/W sau datele.	Nici o acțiune S1DAT	0 1	0 0	0 0	X X	Se eliberează magistrala. Se emite start când magistrala este liberă.
----	--	----------------------	--------	--------	--------	--------	--

Protocolul legăturii în modul transmisie circuit principal este prezentat în figura 1.11.




Figura 1.11. SIO1 în mod transmisie master (TM)

1.10.2 Modul recepție circuit principal

În acest mod, un număr de octeți este recepționat de la un dispozitiv secundar. Transferul este inițiat ca în modul transmisie circuit principal. După ce a fost emis *START*, rutina de tratare a întreruperii trebuie să încarce în *S1DAT* adresa dispozitivului secundar și bitul de direcție (*SLA+R*). Bitul *SI* trebuie șters de program. După emiterea *SLA+R* și primirea de la circuitul secundar a confirmării, indicatorul *SI* este setat din nou și registrul *S1STA* conține o serie de coduri descrise în tabelul 1.10.b.

Tabelul 1.10.b							
Cod	Stare I ² C	S1DAT	STA	STO	SI	AA	Următoarea acțiune I ² C
08	S-a emis <i>START</i> .	Încarcă <i>SLA+R</i>	X	0	0	X	Va fi emis <i>SLA+R</i> . Se va recepționa <i>ACK</i> .
10	S-a emis <i>START R</i> .	Încarcă <i>SLA+R</i> Încarcă <i>SLA+W</i>	X X	0 0	0 0	X X	Ca mai sus. Va fi emis <i>SLA+W</i> . SIO1 comută în modul a).
38	S-a pierdut arbitrarea SLA+R sau <i>ACK</i> .	Nici o acțiune S1DAT	0 1	0 0	0 0	X X	Magistrala va fi eliberată. SIO1 va intra în modul slave neadresat. Va fi emis start dacă magistrala este liberă.
40	S-a emis <i>SLA+W</i> . <i>ACK</i> s-a recepționat.	Nici o acțiune S1DAT	0 1	0 0	0 0	0 1	Octetul va fi recepționat. Nu va fi emis <i>ACK</i> . Octetul va fi recepționat. Va fi emis <i>ACK</i> .
48	S-a emis <i>SLA+W</i> . <i>ACK</i> nu s-a recepționat.	Nici o acțiune S1DAT	1 0 1	0 1 1	0 0 0	X X X	Va fi emis <i>START R</i> . Va fi emis <i>STOP</i> . Va fi emis <i>STOP</i> urmat de <i>START</i> .

50	S-au recepționat date. ACK a fost emis.	Citește octet	0	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			0	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
58	S-au recepționat datele. ACK nu a fost emis.	Citește octet	1	0	0	X	Va fi emis START R.
			0	1	0	X	Va fi emis STOP.
			1	1	0	X	Va fi emis STOP urmat de START.

Protocolul legăturii în modul recepție circuit principal este prezentat în figura 1.12.




Figura 1.12. SIO1 în mod recepție circuit principal

1.10.3 Modul recepție circuit secundar

În acest mod, registrul S1ADR al dispozitivului secundar trebuie încărcat cu adresa cu care acesta este identificat de către master. Bitul GC (S1ADR.0) este setat dacă se dorește ca dispozitivul să răspundă la apelul general. Registrul S1CON trebuie setat în modul următor:

S1CON	X	1	0	0	0	1	X	X
-------	---	---	---	---	---	---	---	---

După încărcarea celor două registre, SIO1 intră în așteptare până când este apelat prin adresa proprie și bitul de direcție (în acest caz W=0). După recepționarea SLA+W este setat SI, iar în S1STA este găsit un cod folosit de rutina de tratare a întreruperii (tabelul 1.10.c). Acest mod mai poate fi activ în urma pierderii arbitrării când SIO1 era în mod circuit principal (stările 68h și 78h).

Tabelul 1.10.c							
Cod	Stare I ² C	S1DAT	STA	STO	SI	AA	Următoarea acțiune I ² C
60	S-a recepționat SLA+W propriu. ACK a fost emis.	Nici o acțiune S1DAT	X	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			X	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
68	S-a pierdut arbitrarea. S-a recepționat SLA+W propriu. ACK a fost emis.	Nici o acțiune S1DAT	X	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			X	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
70	S-a recepționat un apel general. ACK a fost emis.	Nici o acțiune S1DAT	X	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			X	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
78	S-a pierdut arbitrarea	Nici o acțiune	X	0	0	0	Octetul va fi recepționat. Nu va fi emis

	rea. S-a recepționat un apel general. ACK a fost emis.	S1DAT	X	0	0	1	ACK.
80	Adresat anterior cu adresa proprie. S-au recepționat datele. ACK a fost emis.	Citește datele	X	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			X	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
88	Adresat anterior cu adresa proprie. S-au recepționat datele. ACK nu a fost emis.	Citește datele	0	0	0	0	Comutare în modul slave neadresat. Nu este recunoscută adresa proprie slave sau de apel general.
			0	0	0	1	Comutare în modul slave neadresat. Este recunoscută adresa proprie slave și de apel general dacă GC=1.
			1	0	0	0	Comutare în modul slave neadresat. Nu este recunoscută adresa proprie slave sau de apel general. Se emite start când magistrala este liberă.
			1	0	0	1	Comutare în modul slave neadresat. Este recunoscută adresa proprie slave și de apel general dacă GC=1. Se emite start când magistrala este liberă.
90	Adresat anterior cu adresa apel general. S-au recepționat datele. ACK a fost emis.	Citește datele	X	0	0	0	Octetul va fi recepționat. Nu va fi emis ACK.
			X	0	0	1	Octetul va fi recepționat. Va fi emis ACK.
98	Adresat anterior cu adresa apel general. S-au recepționat datele. ACK nu a fost emis.	Citește datele	0	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general.
			0	0	0	1	Este recunoscută adresa proprie slave și de apel general dacă GC=1.
			1	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general. Se emite START când magistrala este liberă.
			1	0	0	1	Este recunoscută adresa proprie slave și de apel general dacă GC=1. Se emite START când magistrala este liberă.
A0	S-a recepționat STOP sau START R când era adresat în modurile c) sau d)	Citește datele	0	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general.
			0	0	0	1	Este recunoscută adresa proprie slave și de apel general dacă GC=1.
			1	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general. Se emite START când magistrala este liberă.
			1	0	0	1	Este recunoscută adresa proprie slave și de apel general dacă GC=1. Se emite START când magistrala este liberă.

Dacă bitul AA (S1CON.2) este șters se va emite un bit de non-confirmare după următorul octet primit. Cât timp AA este șters, SIO1 nu va răspunde la adresa proprie sau la apelul general dar dispozitivul verifică în continuare linia și recunoașterea adresei poate fi refăcută prin setarea bitului AA.

Protocolul legăturii în modul recepție circuit secundar este prezentat în figura 1.13.




Figura 1.13. SIO1 în mod recepție circuit secundar

1.10.4 Modul transmisie circuit secundar

În acest mod, un număr de octeți este transmis către un dispozitiv principal receptor. Transferul datelor este inițializat ca în modul c). După scrierea S1ADR și S1DAT, SIO1 așteaptă până este apelat prin adresa proprie și bitul de direcție (în această situație R=1). După ce SLA+R a fost citit, indicatorul SI este setat și în S1STA este găsit un cod folosit de rutina de tratare a întreruperii (tabelul 1.10.d.). Acest mod mai poate fi activ în urma pierderii arbitrării când SIO1 era în mod circuit principal (starea B0h).

Dacă bitul AA (S1CON.2) este șters, SIO1 va transmite ultimul octet și va intra în starea C0h sau C8h. Modulul va comuta în modul slave neadresat și va ignora dispozitivul master care va recepționa numai biți de 1 logic. Cât timp AA este șters, SIO1 nu va răspunde la adresa proprie sau la apelul general, dar dispozitivul verifică în continuare linia și recunoașterea adresei poate fi refăcută prin setarea bitului AA.

Tabelul 1.10.d						
Cod	Stare I ² C	S1DAT	STA	STO	SI	AA
A8	S-a recepționat SLA+W propriu. ACK a fost emis.	Încarcă data	X	0	0	0
			X	0	0	1
B0	S-a pierdut arbitrarea SLA+R/W. S-a recepționat SLA+R propriu. ACK a fost emis.	Încarcă data	X	0	0	0
			X	0	0	1
B8	Octetul din S1DAT a fost emis. a ACK a fost primit.	Încarcă data	X	0	0	0
			X	0	0	1

C0	Octetul din S1DAT a fost emis. ACK nu a fost primit.	Nici o acțiune S1DAT	0	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general. Este recunoscută adresa proprie slave și de apel general dacă GC=1. Nu este recunoscută adresa proprie slave sau de apel general. Se emite START când magistrala este liberă. Este recunoscută adresa proprie slave și de apel general dacă GC=1. Se emite START când magistrala este liberă.
C8	Ultimul octet din S1DAT a fost emis. ACK a fost primit.	Nici o acțiune S1DAT	0	0	0	0	Nu este recunoscută adresa proprie slave sau de apel general. Este recunoscută adresa proprie slave și de apel general dacă GC=1. Nu este recunoscută adresa proprie slave sau de apel general. Se emite START când magistrala este liberă. Este recunoscută adresa proprie slave și de apel general dacă GC=1. Se emite START când magistrala este liberă.

Protocolul legăturii în modul emisie circuit secundar este prezentat în figura 1.14.




Figura 1.14. SIO1 în mod transmisie circuit secundar

1.10.5 Alte stări

Cu excepția stărilor a)...d), registrul S1STA mai poate defini două ipostaze ale interfeței I²C, prezentate în tabelul 1.10.e.

Tabelul 1.10.e							
Cod	Stare I ² C	S1DAT	STA	STO	SI	AA	Următoarea acțiune I ² C
F8	Nici o informație pertinentă. SI=0.	Nici o acțiune S1DAT și S1CON					SIO1 este în așteptare sau realizează un transfer.
00	Eroare magistrală	Nici o acțiune S1DAT	0	1	0	X	În toate cazurile magistrala este eliberată și SIO1 trece în modul slave neadresat.

1.11. Sistemul de întreruperi

Familia 8XC552 are 15 întreruperi, fiecare putând fi asignată la unul din cele două nivele de prioritate.

Întreruperile externe $\overline{INT0}$ și $\overline{INT1}$ pot fi programate să fie active pe front sau pe nivel funcție de biții IT0 și IT1 din registrul special TCON. Indicatorii acestor întreruperi sunt IE0 și IE1 din TCON.

IP0 (B8h)	–	PAD	PS1	PS0	PT1	PX1	PT0	PX0
PAD	Prioritate întrerupere convertor analog/numeric.							
PS1	Prioritate întrerupere interfață serială SIO1.							
PS0	Prioritate întrerupere interfață serială SIO0.							
PT1	Prioritate întrerupere depășire timer T1.							
PX1	Prioritate întrerupere externă 1.							
PT0	Prioritate întrerupere depășire timer T0.							
PX0	Prioritate întrerupere externă 0.							
IEN1 (E8h)	PT2	PCM2	PCM1	PCM0	PCT3	PCT2	PCT1	PCT0
PT2	Prioritate întrerupere depășire timer T2.							
PCM2	Prioritate întrerupere comparator 2.							
PCM1	Prioritate întrerupere comparator 1.							
PCM0	Prioritate întrerupere comparator 0.							
PCT3	Prioritate întrerupere captură 3.							
PCT2	Prioritate întrerupere captură 2.							
PCT1	Prioritate întrerupere captură 1.							
PCT0	Prioritate întrerupere captură 0.							

Trebuie subliniat faptul că dacă un indicator de întrerupere este activ dar rutina nu este activată datorită condițiilor de mai sus, există posibilitatea ca întreruperea să fie pierdută dacă după dispariția condițiilor de blocare indicatorul de întrerupere este șters.

LCALL introduce în stivă valoarea curentă a contorului program și îl încarcă cu adresa de tratare a întreruperii, conform tabelului 1.12.

Tabelul 1.12					
Sursă întrerupere	Adresă	Sursă întrerupere	Adresă	Sursă întrerupere	Adresă
Întrerupere ext. 0	0003h	Interfață SIO1	002Bh	Convertor A/N	0053h
Timer T0	000Bh	Captură 0	0033h	Comparare 0	005Bh
Întrerupere ext. 1	0013h	Captură 1	003Bh	Comparare 1	0063h
Timer T1	001Bh	Captură 2	0043h	Comparare 2	006Bh
Interfață SIO0	0023h	Captură 3	004Bh	Timer T2	0073h

Întoarcerea în programul principal este asigurată de instrucțiunea RETI care restaurează conținutul contorului program cu valoarea dinainte de întrerupere.

1.12. Consumul redus de energie

Consumul redus de energie este o facilitate deosebită a familiei 8xC552 fiind extrem de utilă în situația controlului unor aparate portabile alimentate la baterii. Funcție de structura circuitelor externe, introducerea controlerului într-un mod economic de lucru poate asigura reducerea consumului de energie cu câteva ordine de mărime.

Familia 8xC552 are două regimuri de lucru cu consum redus de energie:

- Inactiv (IDLE);
- Oprit (POWER-DOWN).

Registrul special care controlează, printre altele, regimul economic de funcționare este PCON, descris în tabelul 1.13.

Tabelul 1.13

PCON (87h)	SMOD	–	–	WLE	GF1	GF0	PD	IDL
SMOD	Folosit de SIO0. Dacă este setat dublează viteza de transmisie în modurile 1, 2 și 3.							
WLE	Validare timer T3.							
GF1, GF0	Indicator de uz general							
PD	Dacă este setat, controlerul intră în modul de lucru POWER-DOWN. Este condiționat de semnalul extern \overline{EW} .							
IDL	Dacă este setat, controlerul intră în modul de lucru IDLE.							

1.12.1 Modul inactiv

În acest mod rămân active: timerele T0, T1 și T3, interfețele externe SIO0 și SIO1, precum și întreruperile externe 0 și 1.

Registrele stivă, acumulator, contor program, celelalte registre interne și memoria RAM își păstrează conținutul.

Ieșirea din acest mod este posibilă prin două metode:

- orice întrerupere provoacă ștergerea bitului IDL (PCON.0) ieșind astfel din acest mod. Întreruperea va fi servită iar următoarea instrucțiune după RETI va readuce contorul program la valoarea inițială înaintea intrării în modul economic.
- modul inactiv poate fi dezactivat printr-un reset.

1.12.2 Modul oprit

În acest mod, oscilatorul circuitului este oprit și toate modulele interne sunt blocate. Memoria RAM internă, inclusiv registrele speciale, își păstrează valoarea dinainte. Pentru o reducere de consum mai importantă, este posibilă și reducerea tensiunii de alimentare până la o valoare la care memoria RAM își mai menține conținutul.

Ieșirea din acest mod se poate face numai printr-o inițializare externă.

Familia de microcontrolere 80C16x

Circuitele 80C16x constituie una din cele mai reprezentative familii de controlere de 16 biți. Ele combină performanțele extrem de ridicate ale unității centrale (până la 20 milioane de instrucțiuni pe secundă) cu o gamă largă de periferice foarte utile.

Familia 16x, nefiind constrânsă de necesitatea păstrării compatibilității cu alte familii anterioare, a putut fi realizată la parametri deosebiți, principalele facilități fiind:

- unitate centrală de 16 biți, cu frecvențe de ceas de 20 MHz sau 40 MHz;
- majoritatea instrucțiunilor sunt executate într-un ciclu mașină, în special datorită adoptării unei arhitecturi cu stivă de instrucțiuni cu patru nivele:
 - timp de execuție a majorității instrucțiunilor – 50 ns ;
 - timpi de execuție pentru înmulțire (16×16 biți) – 250 ns, împărțire (32/16 biți) – 500 ns;
- spațiu liniar de adresare pentru memoria program și memoria de date este 16 MB;
- conține o memorie internă: RAM–2 kB (din care 1024 destinate registrelor speciale) și ROM–8 kB;
- caracteristicile magistralei externe sunt programabile pentru diferite structuri ale sistemului:
 - magistrală externă de date pe 8 biți sau 16 biți;
 - magistrală externă adrese-date multiplexată sau nemultiplexată;
 - dispune de semnale pentru arbitrarea magistralei externe
- pot fi programate 5 semnale speciale pentru selectare circuitelor externe;
- convertor A/D de 10 biți cu 16 intrări și 9.7 ms timp de conversie;
- două module multifuncționale cu 5 timere;
- două module de captură-comparare cu 16 canale;
- timer programabil pentru resetare (watchdog);
- patru module generatoare de impulsuri modulate în durată;
- două interfețe seriale (una de viteză mică, sincronă-asincronă, cealaltă de viteză mare, numai sincronă);
- până la 111 linii de intrare-ieșire care se pot configura separat ca intrare (standard ori trigger Schmitt) sau ieșire (push-pull ori drenă în gol);
- un sistem de întreruperi special realizat pentru sisteme în timp real (16 nivele de întrerupere cu 56 de întreruperi cu vectori separați, timpul mediu de răspuns la întrerupere fiind de 300-500 ns);
- conține o structură asemănătoare DMA denumită PEC (*Peripheral Event Controler* – Controler pentru evenimente de la periferice) utilă pentru transferul unor blocuri de date într-un timp foarte scurt;
- are implementate soft două moduri de lucru pentru economisirea energiei (inactiv și oprit).




Figura 1.15. Microcontrolerul 80C167

Funcție de tipul structurii interne, cei trei membri ai familiei 80C16x sunt:

- 80C166, controler de 16 biți din prima generație, fără magistrală X-BUS;
- 80C165, controler din generația a doua, nu conține modulele pentru convertorul analog/numeric, modulatorile de impulsuri în durată și registrele de captură și comparare asociate timerelor;
- 80C167, varianta maximă de echipare, în structura sa internă fiind prezente toate modulele standard.

La generația a doua, datorită prezenței magistralei X-BUS se pot realiza, la comandă, circuite specifice care pot conține module suplimentare: memorie PROM sau Flash ROM, CAN (standard de comunicație serială creat de firma Bosch; termenul reprezintă *Controller Area Network* – rețea locală de controlere) sau alte circuite.

Descrierea funcțională a pinilor circuitului 80C167, cel mai reprezentativ membru al familiei, este prezentată în figura 2.1, iar structura internă în figura 2.2.




Figura 1.16. Structura internă a circuitului 80C167

Nucleul de bază al controlerului constă într-o unitate centrală care conține o unitate aritmetică și logică de 16 biți, o stivă (*pipeline*) de 4 instrucțiuni, o unitate aritmetică separată pentru înmulțire și împărțire, un registru de deplasare și un generator pentru mascare la nivel de bit.

Legătura între unitatea centrală și exterior, inclusiv celelalte module integrate în circuit este realizată de un controler special, interfața magistralei externe, o magistrală de 16 biți. Controlul legăturii cu circuitele externe este complet la dispoziția utilizatorului: se pot selecta patru mărimi ai magistrale de adrese (16, 18, 20 sau 24 de biți), două tipuri de magistrale de date (8 biți sau 16 biți), magistralele de date putând fi multiplexate sau nu; de asemenea, se pot genera un număr de până la 5 semnale de selecție de circuite, se poate programa poziția și lungimea semnalelor \overline{ALE} și \overline{RW} , se pot introduce automat 0...15 stări de așteptare sau, pentru periferice foarte lente, semnale speciale de întârziere.

Circuitul mai conține și un sistem programabil de întreruperi cu priorități multiple care gestionează 56 de evenimente externe, produse de modulele interne, externe sau de program.

Informații suplimentare pot fi găsite în lucrările: *C167 16-Bit CMOS Single-Chip Microcontroller Data Sheet*, *C167 16-Bit Single-Chip Microcontroller User's Manual*, și la adresa <http://www.infineon.com/products/micro/>.

1.13. Organizarea memoriei

Spațiul de memorie al familiei de circuite 80C16x este configurat într-o arhitectură Von Neumann, adică instrucțiunile (codurile) și datele sunt accesate în același spațiu liniar de adresare. Toate zonele de memorie, separate fizic, incluzând memoriile ROM și RAM interne, zona registrelor speciale (SFR) și zona extinsă a registrelor speciale (ESFR), regiunea adreselor pentru perifericele XBUS, precum și memoria externă sunt organizate în același spațiu comun de adrese.

Circuitul 80C167 dispune de un spațiu total de adresare de 16 MB. Acest spațiu este aranjat în 256 segmente de 64 kB, fiecare segment la rândul lui fiind împărțit la rândul lui în patru pagini de date a câte 16 kB. Schematic, organizarea memoriei circuitului 80C167 este prezentată în figura 2.3.




Figura 1.17. Harta memoriei circuitului 80C167

Cea mai mare parte a memoriei interne este apelată în segmentul 0, segmentul sistem. Partea superioară a segmentului sistem (4 kB – 00'F000h...00'FFFFh) conțin memoria RAM internă și registrele speciale (SFR și ESFR). Zona inferioară a segmentului 0 (32 kB – 00'0000h...00'7FFFh) poate fi ocupată de memoria ROM internă. Funcție de conținutul registrului special SYSCON, memoria ROM internă poate fi adresată din segmentul 1 (01'0000h...01'7FFFh) pentru a permite accesul memoriei externe și în jumătatea inferioară a segmentului sistem.

Datele și codurile pot fi memorate în orice zonă a memoriei interne, cu excepția blocurilor rezervate pentru registrele speciale.

Octeții (8 biți) pot fi memorați la adrese pare sau impare. Cuvintele (16 biți) sunt memorate la locații în ordine crescătoare, octetul inferior la adresă pară urmat de octetul superior memorat la o adresă impară. Cuvintele duble (32 biți – numai coduri instrucțiuni) sunt memorate în locații succesive de memorie ca două cuvinte subsecvente. Biții sunt memorați întotdeauna în poziția specificată a bitului din cuvântul adresat; bitul 0 corespunde bitului cel mai puțin semnificativ al octetului, în timp ce bitul 15 corespunde bitului cel mai semnificativ. Adresarea pe bit este suportată de o parte a registrelor speciale și a memoriei RAM interne și, în totalitate, de registrele de uz general (GPR).

1.13.1 Memoria ROM internă

Circuitul 80C167 poate rezerva o zonă de 32 kB pentru o memorie ROM sau flash organizată ca 32×. Memoria ROM internă este validată sau invalidată global prin intermediul registrului special SYSCON, funcție de starea pinului \overline{EA} la reset sau de comenzi ulterioare. Memoria ROM internă poate fi folosită atât pentru instrucțiuni, cât și pentru date (constante, tabele de conversie etc.). Încărcarea codurilor este făcută întotdeauna de la adrese pare. Accesul datelor, octeți sau cuvinte, este făcut prin intermediul adresării indirecte sau directe pe 16 biți; pentru memoria ROM internă nu există posibilitatea adresării pe 8 biți. Accesul memoriei interne, pentru dispozitivele care nu au incluse acest bloc, produce rezultate imprevizibile.

1.13.2 Memoria RAM internă și zona registrelor speciale (SFR)

Zona RAM/SFR se găsește în pagina de date 3 și permite accesul la 2 kB de memorie RAM (organizată ca 1k×16) și la două blocuri a câte 512 octeți de registre speciale.

De regulă, memoria RAM este utilizată pentru:

- stivă sistem (cu o mărime programabilă);
- bancuri de registre de uz general (GPR – *General Purpose Register*);
- indicatori sursă și destinație pentru interfața pentru evenimente de la periferice (PEC – *Peripheal Event Controller*);
- memorare variabile și alte date;
- memorare instrucțiuni.

Organizarea memoriei RAM interne este prezentată în figura 2.4. (zona hașurată reprezintă locații adresabile la nivel de bit).

Orice cuvânt sau octet din memoria RAM internă poate fi adresat indirect sau direct pe 16 biți dacă indicatorul paginii de date utilizat (DPP_x) este setat pentru pagina 3 de memorie. Accesul cuvintelor se face de la adrese pare. Pentru transferul datelor prin intermediul interfeței pentru evenimente de la periferice (PEC), memoria RAM internă este accesată indiferent de conținutul registrelor DPP , contând numai indicatorii sursă și destinație corespunzători canalului PEC.




Figura 1.18. Harta memoriei circuitului 80C167

a) Stiva sistem

Stiva poate fi definită în memoria RAM la o adresă definită de registrul special SP . Mărimea stivei este controlată de biții $STKSZ$ din registrul special $SYSCON$, conform cu tabelul 2.1.

Tabelul 1.14		
$STKSZ$	Mărime stivă (cuvinte)	Adresă stivă
000	256	00'FBFE-00'FA00 (implicit)
001	128	00'FBFE-00'FB00
010	64	00'FBFE-00'FB80
011	32	00'FBFE-00'FBC0
100	512	00'FBFE-00'F800
101, 110	Rezervat	
111	1024	00'FDFE-00'F600

Stiva sistem mai are două registre speciale $STKUN$ și $STKOV$ utilizate pentru controlul limitei inferioare, respectiv superioare. Aceste două registre pot fi folosite nu numai pentru evitarea distrugerii datelor din stivă, dar permit și implementarea unei stive circulare.

b) Registrele de uz general (GPR)

Registrele de uz general constau într-un bloc consecutiv de 16 locații de memorie (fiecare a câte 16 biți) oriunde în interiorul memoriei RAM interne.

Registrul special CP (*context pointer* – indicator context) definește adresa de bază pentru bancul curent de registre, care constă în 16 registre de 16 biți (de la $R0$ la $R15$) și 16 registre de 8 biți (de la $RL0$, $RH0$ la $RL7$, $RH7$). Registrele GPR de 8 biți se suprapun cu primele opt registre de 16 biți ($R0...R7$).

Registrele GPR sunt adresate pe 2, 4 sau 8 biți, folosind ca registru de bază CP (independent de valoarea registrelor $DPPx$). Cele 16 registre sunt adresabile și la nivel de bit.

Familia 80C16x permite comutarea rapidă a contextului, în fapt a registrului CP , permițând existența simultană în memorie a mai multe bancuri de registre, chiar suprapuse parțial, dar numai cel adresat de registrul CP este activ.

c) Indicatorii pentru Interfața pentru evenimente de la periferice

Acești indicatori constau în 16 locații (fiecare a câte 16 biți) poziționate în memoria RAM internă la adrese de la $00'FCE0h$ la $00'FCEEh$. Indicatorii sunt folosiți pentru transferul datelor sub controlul interfeței PEC. Fiecare din cele 8 canale ale PEC utilizează o pereche de indicatori memorați în două locații consecutive, indicatorul sursă ($SRCP$ – *source PEC*), respectiv indicatorul destinație ($DSTP$ – *destination PEC*).

În momentul în care este stabilit un transfer de date sub controlul PEC, indicatorii din perechea de registre $SRCP$ și $DSTP$ permit transferul unor blocuri de date, de la adresa memorată în $SRCP$ la adresa din $DSTP$.

d) Registrele speciale (SFR)

Unitatea centrală, interfețele cu magistralele, porturile de intrare-ieșire și a modulele interne sunt controlate prin intermediul unor registre speciale SFR . Aceste registre sunt dispuse în două blocuri, fiecare a câte 512 octeți. Primul bloc, zona SFR , este dispus în memoria RAM la adresele $00'FFFFh...00'FE00h$; al doilea bloc, zona $ESFR$ (*extended SFR*) se găsește la adresele $00'F1FFh...00'F000h$.

Registrele speciale pot fi adresate indirect sau pe 16 biți. Folosind un deplasament de 8 biți împreună cu o adresă de bază implicită, se pot adresa cuvintele SFR sau octeții inferiori ai acestora.

Atenție! Modificarea oricărui octet din SFR are ca efect ștergerea octetului neadresat.

Jumătatea superioară a fiecărui bloc de registre speciale este adresabilă la nivel de bit, permițând modificarea sau verificarea facilă a indicatorilor de stare ori control pentru modulele interne.

Pentru adresarea registrelor din zona $ESFR$ folosind o adresă pe 8 biți sau adresarea directă la nivel de bit, este obligatorie utilizarea unei instrucțiuni speciale, $EXTR$, instrucțiune care permite comutarea mecanismului de adresare din zona SFR în zona $ESFR$. Totuși, pentru

adresarea pe 16 biți sau indirectă, această instrucțiune nu este necesară. De asemenea, registrele GPR R0...R15 sunt duplicate, astfel încât adresarea lor este posibilă în orice mod fără a necesita comutarea respectivă.

De exemplu:

```
EXTR    #4                ;comută ESFR următoarele 4 instrucțiuni
MOV     ODP2,#data16      ;ODP2 folosește adresare pe 8 biți
BFLDL   DP6,#mask,#data8 ;Adresare pe bit pentru câmpuri de biți
BSET    DP1H.7            ;Adresare pe bit
MOV     T8REL,R2          ;T8REL folosește adresare pe 16 biți,
                        ;R2 este duplicat
...      ...              ;EXTR #4 își termină efectul
```

Pentru a minimiza folosirea instrucțiunii EXTR, zona ESFR conține, de regulă, registre utilizate în principal la inițializarea sistemului.

Registrele speciale utilizate de circuitul 80C167 sunt prezentate în tabelul 2.2. (unde *b* reprezintă registru adresabil la nivel de bit iar *E* semnifică zona ESFR), o descriere detaliată a fiecăruia găsindu-se la prezentarea fiecărui modul intern. Este recomandabilă utilizarea exactă a numelor prezentate în tabel întrucât programele de dezvoltare (compilatoare, assembler etc.) folosesc aceste mnemonice.

Tabelul 1.15		
Nume	Adresă	Descriere
ADCIC b	FF98h	Registru control sfârșit conversie ADC
ADCON b	FFA0h	Registru control convertor ADC
ADDAT	FEA0h	Registru rezultat convertor ADC
ADDAT2	F0A0h E	Registru 2 rezultat convertor ADC
ADDRSEL1	FE18h	Registru 1 selectare adresă
ADDRSEL2	FE1Ah	Registru 2 selectare adresă
ADDRSEL3	FE1Ch	Registru 3 selectare adresă
ADDRSEL4	FE1Eh	Registru 4 selectare adresă
ADEIC b	FF9Ah	Registru control întrerupere convertor ADC
BUSCON0 b	FF0Ch	Registru 0 configurare bus
BUSCON1 b	FF14h	Registru 1 configurare bus
BUSCON2 b	FF16h	Registru 2 configurare bus
BUSCON3 b	FF18h	Registru 3 configurare bus
BUSCON4 b	FF1Ah	Registru 4 configurare bus
CAPREL	FE4Ah	Registru timer 2 captură/reîncărcare
CC0	FE80h	Registru CAPCOM 0
CC0IC b	FF78h	Registru control întrerupere CAPCOM 0
CC1	FE82h	Registru CAPCOM 1
CC1IC b	FF7Ah	Registru control întrerupere CAPCOM 1
CC2	FE84h	Registru CAPCOM 2
CC2IC b	FF7Ch	Registru control întrerupere CAPCOM 2
CC3	FE86h	Registru CAPCOM 3
CC3IC b	FF7Eh	Registru control întrerupere CAPCOM 3
CC4	FE88h	Registru CAPCOM 4
CC4IC b	FF80h	Registru control întrerupere CAPCOM 4
CC5	FE8Ah	Registru CAPCOM 5
CC5IC b	FF82h	Registru control întrerupere CAPCOM 5
CC6	FE8Ch	Registru CAPCOM 6
CC6IC b	FF84h	Registru control întrerupere CAPCOM 6
CC7	FE8Eh	Registru CAPCOM 7
CC7IC b	FF86h	Registru control întrerupere CAPCOM 7
CC8	FE90h	Registru CAPCOM 8
CC8IC b	FF88h	Registru control întrerupere CAPCOM 8
CC9	FE92h	Registru CAPCOM 9

CC9IC b	FF8Ah	Registru control întrerupere CAPCOM 9
CC10	FE94h	Registru CAPCOM 10
CC10IC b	FF8Ch	Registru control întrerupere CAPCOM 10
CC11	FE96h	Registru CAPCOM 11
CC11IC b	FF8Eh	Registru control întrerupere CAPCOM 11
CC12	FE98h	Registru CAPCOM 12
CC12IC b	FF90h	Registru control întrerupere CAPCOM 12
CC13	FE9Ah	Registru CAPCOM 13
CC13IC b	FF92h	Registru control întrerupere CAPCOM 13
CC14	FE9Ch	Registru CAPCOM 14
CC14IC b	FF94h	Registru control întrerupere CAPCOM 14
CC15	FE9Eh	Registru CAPCOM 15
CC15IC b	FF96h	Registru control întrerupere CAPCOM 15
CC16	FE60h	Registru CAPCOM 16
CC16IC b	F160h E	Registru control întrerupere CAPCOM 16
CC17	FE62h	Registru CAPCOM 17
CC17IC b	F162h E	Registru control întrerupere CAPCOM 17
CC18	FE64h	Registru CAPCOM 18
CC18IC b	F164h E	Registru control întrerupere CAPCOM 18
CC19	FE66h	Registru CAPCOM 19
CC19IC b	F166h E	Registru control întrerupere CAPCOM 19
CC20	FE68h	Registru CAPCOM 20
CC20IC b	F168h E	Registru control întrerupere CAPCOM 20
CC21	FE6Ah	Registru CAPCOM 21
CC21IC b	F16Ah E	Registru control întrerupere CAPCOM 21
CC22	FE6Ch	Registru CAPCOM 22
CC22IC b	F16Ch E	Registru control întrerupere CAPCOM 22
CC23	FE6Eh	Registru CAPCOM 23
CC23IC b	F16Eh E	Registru control întrerupere CAPCOM 23
CC24	FE70h	Registru CAPCOM 24
CC24IC b	F170h E	Registru control întrerupere CAPCOM 24
CC25	FE72h	Registru CAPCOM 25
CC25IC b	F172h E	Registru control întrerupere CAPCOM 25
CC26	FE74h	Registru CAPCOM 26
CC26IC b	F174h E	Registru control întrerupere CAPCOM 26
CC27	FE76h	Registru CAPCOM 27
CC27IC b	F176h E	Registru control întrerupere CAPCOM 27
CC28	FE78h	Registru CAPCOM 28
CC28IC b	F178h E	Registru control întrerupere CAPCOM 28
CC29	FE7Ah	Registru CAPCOM 29
CC29IC b	F184h E	Registru control întrerupere CAPCOM 29
CC30	FE7Ch	Registru CAPCOM 30
CC30IC b	F18Ch E	Registru control întrerupere CAPCOM 30
CC31	FE7Eh	Registru CAPCOM 31
CC31IC b	F194h E	Registru control întrerupere CAPCOM 31
CCM0 b	FF52h	Registru control mod CAPCOM 0
CCM1 b	FF54h	Registru control mod CAPCOM 1
CCM2 b	FF56h	Registru control mod CAPCOM 2
CCM3 b	FF58h	Registru control mod CAPCOM 3
CCM4 b	FF22h	Registru control mod CAPCOM 4
CCM5 b	FF24h	Registru control mod CAPCOM 5
CCM6 b	FF26h	Registru control mod CAPCOM 6
CCM7 b	FF28h	Registru control mod CAPCOM 7
CP	FE10h	Registru indicator context CPU
CRIC b	FF6Ah	Registru control întrerupere T2 CAPREL
CSP	FE08h	Registru indicator segment cod
DP0L b	F100h E	Registru control direcție P0L

DP0H b	F102h E	Registru control direcție P0H
DP1L b	F104h E	Registru control direcție P1L
DP1H b	F106h E	Registru control direcție P1H
DP2 b	FFC2h	Registru control direcție P2
DP3 b	FFC6h	Registru control direcție P3
DP4 b	FFCAh	Registru control direcție P4
DP6 b	FFCEh	Registru control direcție P6
DP7 b	FFD2h	Registru control direcție P7
DP8 b	FFD6h	Registru control direcție P8
DPP0	FE00h	Registru indicator pagină date 0 (10 biți)
DPP1	FE02h	Registru indicator pagină date 1 (10 biți)
DPP2	FE04h	Registru indicator pagină date 2 (10 biți)
DPP3	FE06h	Registru indicator pagină date 3 (10 biți)
EXICON b	F1C0h E	Registru control întrerupere externă
MDC b	FF0Eh	Registru control înmulțire-împărțire
MDH	FE0Ch	Registru control înmulțire-împărțire (cuvânt superior)
MDL	FE0Eh	Registru control înmulțire-împărțire (cuvânt inferior)
ODP2 b	F1C2h E	Registru control drenă în gol P2
ODP3 b	F1C6h E	Registru control drenă în gol P3
ODP6 b	F1CEh E	Registru control drenă în gol P6
ODP7 b	F1D2h E	Registru control drenă în gol P7
ODP8 b	F1D6h E	Registru control drenă în gol P8
ONES	FF1Eh	Registru valoare constantă 1
P0L b	FF00h	Registru inferior P0
P0H b	FF02h	Registru superior P0
P1L b	FF04h	Registru inferior P1
P1H b	FF06h	Registru superior P1
P2 b	FFC0h	Registru Port2
P3 b	FFC4h	Registru Port3
P4 b	FFC8h	Registru Port4 (8 biți)
P5 b	FFA2h	Registru Port5
P6 b	FFCCh	Registru Port6 (8 biți)
P7 b	FFD0h	Registru Port7 (8 biți)
P8 b	FFD4h	Registru Port8 (8 biți)
PECC0	FEC0h	Registru control canal 0 PEC
PECC1	FEC2h	Registru control canal 1 PEC
PECC2	FEC4h	Registru control canal 2 PEC
PECC3	FEC6h	Registru control canal 3 PEC
PECC4	FEC8h	Registru control canal 4 PEC
PECC5	FECAh	Registru control canal 5 PEC
PECC6	FECCh	Registru control canal 6 PEC
PECC7	FECEh	Registru control canal 7 PEC
PP0	F038h E	Registru perioadă PWM0
PP1	F03Ah E	Registru perioadă PWM1
PP2	F03Ch E	Registru perioadă PWM2
PP3	F03Eh E	Registru perioadă PWM3
PSW b	FF10h	Registru stare program
PT0	F030h E	Numărător sus/jos PWM0
PT1	F032h E	Numărător sus/jos PWM1
PT2	F034h E	Numărător sus/jos PWM2
PT3	F036h E	Numărător sus/jos PWM3
PW0	FE30h	Registru durată impuls PWM0
PW1	FE32h	Registru durată impuls PWM1
PW2	FE34h	Registru durată impuls PWM2
PW3	FE36h	Registru durată impuls PWM3
PWMCON0 b	FF30h	Registru 0 control modul PWM
PWMCON1 b	FF32h	Registru 1 control modul PWM

PWMIC b	F17Eh E	Registru control întreruperi modul PWM
RP0H b	F108h E	Registru configurare sistem la inițializare
S0BG	FEB4h	Registru reîncărcare generator rată transmisie ASC0
S0CON b	FFB0h	Registru control ASC0
S0EIC b	FF70h	Registru control întrerupere eroare ASC0
S0RBUF	FEB2h	Registru bufer recepție ASC0
S0RIC b	FF6Eh	Registru control întrerupere recepție ASC0
S0TBIC b	F19Ch E	Registru control întrerupere bufer emisie ASC0
S0TBUF	FEB0h	Registru bufer emisie ASC0
S0TIC b	FF6Ch	Registru control întrerupere emisie ASC0
SP	FE12h	Registru indicator stivă
SSCBR	F0B4h E	Registru rată transmisie SSC
SSCON b	FFB2h	Registru control SSC
SSCEIC b	FF76h	Registru control întrerupere eroare SSC
SSCRB	F0B2h E	Bufer SSC recepție
SSCRIC b	FF74h	Registru control întrerupere recepție SSC
SSCTB	F0B0h E	Bufer emisie SSC
SSCTIC b	FF72h	Registru control întrerupere emisie SSC
STKOV	FE14h	Registru depășire superioară stivă
STKUN	FE16h	Registru depășire inferioară stivă
SYSCON b	FF12h	Registru configurare sistem
T0	FE50h	Registru CAPCOM T0
T01CON b	FF50h	Registru control CAPCOM T0 și T1
T0IC b	FF9Ch	Registru control întrerupere CAPCOM T0
T0REL	FE54h	Registru reîncărcare CAPCOM T0
T1	FE52h	Registru CAPCOM T1
T1IC b	FF9Eh	Registru control întrerupere CAPCOM T1
T1REL	FE56h	Registru reîncărcare CAPCOM T1
T2	FE40h	Registru T2
T2CON b	FF40h	Registru control T2
T2IC b	FF60h	Registru control întrerupere T2
T3	FE42h	Registru T3
T3CON b	FF42h	Registru control T3
T3IC b	FF62h	Registru control întrerupere T3
T4	FE44h	Registru T4
T4CON b	FF44h	Registru control T4
T4IC b	FF64h	Registru control întrerupere T4
T5	FE46h	Registru T5
T5CON b	FF46h	Registru control T5
T5IC b	FF66h	Registru control întrerupere T5
T6	FE48h	Registru T6
T6CON b	FF48h	Registru control T6
T6IC b	FF68h	Registru control întrerupere T6
T7	F050h E	Registru CAPCOM T7
T78CON b	FF20h	Registru control CAPCOM T7 și T8
T7IC b	F17Ah E	Registru control întrerupere CAPCOM T7
T7REL	F054h E	Registru reîncărcare CAPCOM T7
T8	F052h E	Registru CAPCOM T8
T8IC b	F17Ch E	Registru control întrerupere CAPCOM T8
T8REL	F056h E	Registru reîncărcare CAPCOM T8
TFR b	FFACh	Registru indicator Trap
WDT	FEAEh	Registru timer watchdog
WDTCON	FFAEh	Registru control timer watchdog
XP0IC b	F186h E	Registru control întrerupere periferic X-BUS 0
XP1IC b	F18Eh E	Registru control întrerupere periferic X-BUS 1
XP2IC b	F196h E	Registru control întrerupere periferic X-BUS 2

XP3IC b	F19Eh E	Registru control întrerupere periferic X-BUS 3
ZEROS b	FF1Ch	Registru valoare constantă 0

e) Memoria externă

Circuitul 80C167 este capabil să folosească un spațiu de memorie de până la 16 MB. Memoria externă este adresată numai prin intermediul interfeței cu magistrala externă.

Funcție de registrele de control ale unității centrale, sunt suportate patru mărimi ale bancurilor de memorie:

- mod nesegmentat: 64 kB cu A15...A0 pe porturile P1 sau P0;
- mod segmentat pe 2 biți: 256 kB cu A17...A16 pe P4 și A15...A0 pe P1 sau P0;
- mod segmentat pe 4 biți: 1 MB cu A19...A16 pe P4 și A15...A0 pe P1 sau P0;
- mod segmentat pe 8 biți: 16 MB cu A23...A16 pe P4 și A15...A0 pe P1 sau P0.

Fiecare banc poate fi adresat direct prin intermediul magistralei de adrese, folosind eventual pentru selectare circuitelor semnalele produse de circuit.

De asemenea, circuitul 80C167 suportă patru tipuri de magistrală:

- magistrală multiplexată pe 16 biți, cu adrese și date pe portul P0;
- magistrală multiplexată pe 8 biți, cu adrese și date pe portul P0/P0L;
- magistrală demultiplexată pe 16 biți, cu adrese pe P1 și date pe P0;
- magistrală demultiplexată pe 8 biți, cu adrese pe P1 și date pe P0L.

Modelul de memorie și modelul de magistrală pot fi setate la inițializarea circuitului, funcție de starea pinilor \overline{EA} și portului P0 sau, ulterior, pot fi modificați prin program.

Datele, atât octeți cât și cuvinte, pot fi adresate numai prin intermediul adresării indirecte sau pe 16 biți folosind unul din cele patru registre DPP. Orice acces la un cuvânt este făcut numai la o adresă pară.

Pentru transferul de date sub controlul PEC, memoria externă din segmentul 0 poate fi adresată indiferent de conținutul registrelor DPP, numai prin intermediul registrelor sursă și destinație.

Memoria externă nu este adresabilă la nivel de bit.

1.14. Unitatea centrală

Sarcinile de bază ale unității centrale sunt de a-i furniza instrucțiuni, de a le decodifica, de a asigura operanzi pentru unitatea aritmetică și logică (ALU), precum și de a memora rezultatele operațiilor.

Schema bloc a unității centrale este prezentată în figura 2.5.

Semnificația blocurilor din structura unității centrale vor fi prezentate în paragrafele care urmează.

În timp ce accesul la memoria internă este asigurat chiar de procesor însuși, controlul perifericelor și memoriei externe este făcut prin intermediul unui bloc separat, interfața cu magistrala externă. Această modalitate permite procesorului să lucreze în timp ce, un acces la memoria externă, de regulă mai lentă, este în curs. Detalii suplimentare sunt prezentate în paragraful 1.15, Interfața cu magistrala externă (EBC).

Modulele interne ale circuitului lucrează aproape independent față de unitatea centrală, având disponibile un generator de ceas separat. Controlul și schimbul de date între module și unitatea centrală se realizează prin intermediul unor registre speciale (paragraful d).




Figura 1.19. Unitatea centrală a microcontrolerului 80C167

În momentul în care anumite periferice necesită o acțiune specifică a unității centrale, un controler de întreruperi verifică toate cererile existente de la modulele interne sau externe și, funcție de prioritățile acestora, dacă sunt mai ridicate decât a instrucțiunii curente a unității centrale, este inițiată o procedură de întrerupere care tratează evenimentul cu prioritatea cea mai ridicată (paragraful 1.16, Sistemul de întreruperi și registrele PEC).

Un set de registre speciale controlează funcționarea nucleului unității centrale:

- SYSCON, RP0H – configurare generală;
- PSW – stare și control unitate centrală;
- IP, CSP – acces coduri;
- DPP0...DPP3 – control paginare date;
- CP – control acces registre uz general;

- SP,STKUN,STKOV – control stivă sistem;
- MDL,MDH,MDC – registre pentru înmulțire și împărțire;
- ZEROS,ONES – registre cu valori constante.

1.14.1 Stiva de instrucțiuni

Deoarece circuitul 80C167 are o stivă cu patru nivele, până la patru instrucțiuni pot fi executate simultan. Această facilitate a unității centrale asigură un timp de execuție a majorității instrucțiunilor într-un singur ciclu mașină (50 ns pentru frecvența de ceas de 40 MHz).

Cele patru nivele ale stivei de instrucțiuni au următoarele funcțiuni:

1. FETCH (aducere) – în acest nivel este asigurată aducerea instrucțiunilor, adresate prin registrele IP și CSP, din memoria internă sau externă, RAM ori ROM, în unitatea centrală;
2. DECODE (decodificare) – acest nivel asigură decodificarea instrucțiunilor și, dacă este necesar, este calculată adresa operandului și acesta este încărcat. Pentru instrucțiunile de salt, registrele IP și CSP sunt actualizate cu valoarea destinației saltului. În operațiunile care implică utilizarea stivei sistem, registrul SP este incrementat sau decrementat.
3. EXECUTE (execuție) – în acest nivel, operația încărcată anterior în ALU, este executată. Suplimentar, sunt actualizați indicatorii din registrul de stare PSW funcție de rezultat. De asemenea, modificarea registrelor SFR și incrementarea sau decrementarea registrelor de uz general folosite pentru adresare indirectă sunt efectuate în acest nivel.
4. WRITE BACK (rescriere) – în acest nivel, toți operandii externi și cei rămași în memoria RAM în urma instrucțiunii curente sunt reactualizați.

O particularitate a circuitului 80C167 sunt așa numitele *instrucțiuni inserate*. Aceste instrucțiuni sunt introduse automat de unitatea centrală în situația în care survine o instrucțiune care nu poate fi executată într-un singur ciclu mașină. Această inserare este efectuată în nivelul 2 (decodificare), ulterior, procedura fiind asemănătoare cu instrucțiunile normale. De asemenea, întreruperile sunt prelucrate prin același tip de inserare de ciclu mașină.

Fiecare instrucțiune singulară trebuie să treacă prin cele patru nivele ale stivei de instrucțiuni, indiferent dacă fiecare nivel al stivei efectuează ceva sau nu. Deoarece parcurgerea unui nivel din stiva de instrucțiuni necesită un ciclu mașină, orice instrucțiune de sine stătătoare are obligatoriu patru cicluri mașină. Implementarea stivei de instrucțiuni permite astfel execuția simultană a patru instrucțiuni, fiecare instrucțiune fiind executată de patru ori mai repede, într-un singur ciclu mașină.

Bineînțeles, în situația existenței unui salt, stiva de instrucțiuni trebuie reîncărcată. Totuși, mecanismul *inserare instrucțiune* este optimizat, astfel că nu întârzie fluxul execuției decât cu un singur ciclu mașină. Mai mult decât atât, dacă saltul face parte dintr-o buclă, unitatea centrală are un mecanism

55 _____ Aplicații cu microcontrolere de uz general suplimentar, saltul *cache*. Procedura constă în memorarea locației destinației de salt într-o locație specială (*cache*) într-un ciclu inserat, la reluarea buclei eliminându-se ciclurile suplimentare de inserare.

Deoarece patru instrucțiuni diferite sunt prelucrate simultan apar, totuși unele probleme care trebuie avute în vedere la realizarea aplicațiilor:

a) Actualizarea indicatorului context

O instrucțiune care calculează adresa unui operand din registrele generale de lucru prin intermediul registrului CP, de regulă nu este capabilă să folosească noua valoare a registrului CP imediat după încheierea instrucțiunii. Pentru a nu fi produse rezultate neașteptate, este indicat ca după actualizarea registrului CP să urmeze măcar o instrucțiune care să nu facă apel la registrele de uz general, ca în exemplul următor în scris în assembler:

```
In          SCXT CP,#0FC00h      ;selectarea unui nou context
In+1        ...                  ;instrucțiuni de protecție
In+2        MOV R0,#data         ;instrucțiuni care folosesc noul context.
```

b) Actualizarea indicatorului paginii de date

O instrucțiune care calculează adresa unui operand prin intermediul registrelor DPP, de regulă nu este capabil să folosească noua valoare a registrelor DPP imediat după încheierea instrucțiunii. Pentru a nu fi produse rezultate neașteptate, este indicat ca după actualizarea registrelor DPP să urmeze măcar o instrucțiune care să nu folosească pentru adresare indirectă sau lungă registrele DPP, ca în exemplul următor în scris în assembler:

```
In          MOV DPP0,#4          ;selectează pagina 4 date
In+1        ...                  ;instrucțiuni de protecție
In+2        MOV DPP0:0000h,R0    ;mută conținutul registrului general R0 la adresa
                                ;01'0000h (în pagina de date 4).
```

c) Actualizarea explicită a indicatorului stivei

Nici una din instrucțiunile RET, RETI, RETS, RETP sau POP nu este capabil să folosească noua valoare a registrului SP imediat după actualizarea acestuia. Pentru a nu fi produse rezultate neașteptate, este indicat ca după actualizarea explicită a registrului SP să urmeze măcar o instrucțiune care să nu folosească stiva, ca în exemplul următor în scris în assembler:

```
In          MOV SP,#0FA40h      ;selectează vârful stivei
In+1        ...                  ;instrucțiuni de protecție
In+2        POP,R0              ;încarcă registrul general R0 cu valoarea aflată
                                ;în vârful stivei.
```

d) Controlul întreruperilor

Modificările prin program (implicite sau explicite ale registrului PSW) sunt realizate în ciclul mașină 3 (execuție). Păstrarea unei viteze ridicate de tratare a întreruperilor a condus la necesitatea adoptării unei timp scurt de reacție a acestui sistem, astfel încât o cerere de întrerupere poate fi acceptată în timpul sau după instrucțiunea imediat următoare blocării sistemului de întreruperi, ca în exemplul următor scris în assembler:

```
In          BCLR IEN            ;inactivare generală întreruperi
In+1        ...                  ;instrucțiune întreruptibilă
In+2        ...                  ;instrucțiune neîntreruptibilă
```

```

In+k      ...      BSET IEN      ;revalidare întreruperi
In+k+1    ...      ;instrucțiune neinterruptibilă
In+k+2    ...      ;instrucțiune interruptibilă

```

e) Inițializarea porturilor de intrare-ieșire

Modificarea direcției pinului unui port (intrare sau ieșire) devine efectivă abia după următoarea instrucțiune. Este obligatoriu ca după inițializarea unui port, următoarea comandă să nu se refere la același port, ca în exemplul următor scris în assembler:

Eronat:

```

In        BSET DP7.5      ;setează pinul P7.5 ca ieșire;
In+1      BSET P7.0        ;mod eronat de setare a portului P3

```

Corect:

```

In        BSET DP7.5      ;setează pinul P7.5 ca ieșire;
In+1      NOP             ;sau altă instrucțiune care nu afectează P3
In+2      BSET P7.0        ;mod corect de setare a portului P3

```

f) Schimbarea configurației sistemului

Instrucțiunile care urmează unei comenzi de schimbare a configurației sistemului prin intermediul registrelor SYSCON, BUSCON și ADDRSEL (de exemplu segmentări, mărime stivă, alocare memorie internă, caracteristici memorie adresată etc.) nu pot utiliza imediat resursele definite. Ca regulă obligatorie, accesul codului de la noua zonă ROM este posibilă numai după executarea unui salt absolut în zona respectivă.

1.14.2 Timpul de execuție al instrucțiunilor

De regulă, timpul de execuție al unei instrucțiuni depinde de unde este adusă instrucțiunea și, eventual, de unde sunt citați sau scriși operandii. Modul cel mai rapid de lucru permis de circuitul 80C167 este atins dacă programul este înregistrat în memoria ROM internă. În acest caz, majoritatea instrucțiunilor sunt executate într-un ciclu mașină care, oricum, este timpul minim de execuție al unei instrucțiuni.

Accesul la memoria externă nu încetinește excesiv lucrul circuitului, întrucât interfața cu magistrala externă care controlează dispozitivele externe lucrează în paralel cu unitatea centrală.

De asemenea, durata de execuție a programelor din memoria externă mai este influențată de modelul magistralei externe, timpii de așteptare programați etc.

Câteva instrucțiuni ale circuitului 80C167 au, prin definiție, o viteză mai mică de execuție; acestea sunt: unele tipuri de salturi, înmulțirea, împărțirea și o instrucțiune specială de mutare.

Orientativ, în tabelul 2.3. sunt prezentați timpii de execuție (în ns) pentru un microcontroler cu ceas de 20 MHz.

Tabelul 1.16				
Zona memorie	Încărcare instrucțiune		Operand 16 biți	
	Instrucțiune 16 biți	Instrucțiune 32 biți	Citire	Scriere
ROM intern	100	100	100	–
RAM intern	300	400	0/50	0
Bus demultiplexat 16 biți	100	200	100	100
Bus multiplexat 16 biți	150	300	150	150

Bus demux. 8 biți	200	400	200	200
Bus multiplexat 8 biți	300	600	300	300

Funcție de modul de dezvoltare al unei aplicații, încărcarea programului din memoria RAM internă oferă flexibilitate în sensul modificărilor necesare pentru punerea la punct a aplicației, în timp ce, încărcarea codului din memoria ROM internă este recomandată în final, după ce aplicația a fost pusă la punct.

Pentru a obține o durată minimă, trebuie evitată folosirea următoarelor instrucțiuni:

- citirea operanzilor din memoria ROM internă;
- citirea operanzilor din memoria RAM internă prin intermediul unor instrucțiuni de adresare indirectă;
- citirea operanzilor din SFR imediat după scrierea lor;
- utilizarea operanzilor din memoria externă;
- salturi condiționale imediat după scrierea registrului de stare PSW;
- salturi la adrese nealiniate din memoria ROM internă.

1.14.3 Registrele speciale ale unității centrale

Unitatea centrală necesită un set de registre speciale utilizate pentru păstrarea informațiilor referitoare la starea sistemului, controlul sistemului și configurarea magistralelor, segmentarea memoriei program, utilizarea paginilor de memorie de date, asigurarea unității aritmetice (ALU) cu constante de uz general sau operanzi pentru înmulțire ori împărțire, precum și accesul la registrele de uz general și la stiva sistem.

Accesul la registrele SFR ale unității centrale se face simplu, prin orice instrucțiune capabilă să adreseze spațiul de memorie al SFR. Totuși, pentru a asigura corecta funcționare a circuitului, există unele restricții, cum ar fi:

- indicatorul de instrucțiuni IP și indicatorul segmentului de program CSP nu pot fi adresate direct dar pot fi modificate prin intermediul instrucțiunilor de salt;
- registrele PSW, SP și MDH nu pot fi modificate explicit prin program dar, implicit, sunt actualizate de instrucțiunile executate.

Atenție! Orice scriere a unui octet dintr-un registru SFR șterge octetul complementar neadresat.

Biții SFR rezervați nu pot fi citați. La citire vor avea întotdeauna valoarea 0h.

Modificarea prin program a unui registru SFR este prioritară față de o actualizare simultană datorată modulelor interne.

a) Registrul de configurare a sistemului (SYSCON)

Acest registru, adresabil la nivel de bit, asigură configurarea generală și a funcțiilor de control ale sistemului. Valoarea la inițializare a registrului depinde de starea pinilor portului P0 și a semnalului \overline{EA} la momentul respectiv. Structura registrului SYSCON este prezentată în tabelul 2.4.

Tabelul 1.17

SYSCON (FF12h)	STKSZ	ROMS1	SGTDIS	ROMEN	BYTDIS	CLKEN	WRCFG	-	-	-	-	-	VISIBLE	XPER- -SHARE
STKSZ	Selectează mărimea stivei sistem între 32 și 1024 cuvinte.													
ROMS1	0h: memoria ROM internă este în segmentul 0 (00'0000h...00'7FFFh); 1h: memoria ROM internă este în segmentul 1 (01'0000h...01'7FFFh).													
SGTDIS	0h: segmentarea este validată (CSP este salvat în stivă); 1h: segmentarea este invalidată (CSP nu este salvat în stivă).													
ROMEN	0h: memoria ROM internă dezafectată; 1h: memoria ROM internă validată.													
BYTDIS	0h: pinul \overline{BHE} validat; 1h: pinul \overline{BHE} (P3.12) poate fi folosit ca intrare-ieșire de uz general.													
CLKEN	0h: pinul CLKOUT (P3.15) poate fi intrare-ieșire de uz general; 1h: pinul CLKOUT validat; pe pin se regăsește semnalul ceas sistem.													
WRCFG	0h: pinii \overline{WR} și \overline{BHE} funcționează normal; 1h: pinul \overline{WR} se comportă ca \overline{WRL} iar \overline{BHE} ca \overline{WRH} .													
VISIBLE	0h: accesul la perifericele X-BUS este făcut intern; 1h: accesul la perifericele X-BUS este vizibil pe pinii circuitului.													
XPER-SHARE	0h: accesul extern la perifericele X-BUS este dezactivat; 1h: accesul extern la perifericele X-BUS este permis în modul HOLD.													

b) Registrul de stare a procesorului (PSW)

Acest registru, adresabil la nivel de bit, indică starea curentă a circuitului. El conține două grupuri de biți, unul descriind starea unității aritmetice iar celălalt controlând sistemul de întreruperi. Suplimentar, este prezent și un bit, `USR0`, cu destinație generală. Structura registrului `PSW` este prezentată în tabelul 2.5.

Tabelul 1.18

PSW (FF10h)	ILVL	IEN	HLDEN	-	-	-	USR0	MULIP	E	Z	V	C	N
ILVL	Câmpul de patru biți ILVL (<i>interrupt level</i>) definește nivelul de prioritate alocat procesorului, între 15 (când procesorul poate fi întrerupt numai de o întrerupere nemascabilă sau întrerupere generată de o excepție hardware) și 0 (prioritatea cea mai mică – poate fi întrerupt de orice eveniment extern).												
IEN	IEN=1h sau IEN=0h validează sau invalidează global sistemul de întreruperi.												
HLDEN	HLDEN=1h sau HLDEN=0h validează sau invalidează semnalele de arbitraj ale magistralei ($\overline{\text{BREQ}}$, $\overline{\text{HLDA}}$ și $\overline{\text{HOLD}}$). Dacă bitul este șters, pini corespunzători (P6.7...P6.5) pot fi utilizați ca intrări/ieșiri de uz general.												
USR0	Indicator de uz general la dispoziția programatorului.												
MULIP	0h: nu există înmulțire/împărțire în curs de execuție; 1h: operația de înmulțire/împărțire este întreruptă.												
E	Este setat dacă operandul sursă al unei instrucțiuni este egal cu numărul cel mai mic (-8000h pentru cuvinte și -80h pentru octeți).												
Z	Este setat dacă rezultatul operației ALU este zero. Pentru operații booleene cu un singur operand, z are valoarea negată a bitului respectiv, în timp ce pentru operații booleene cu doi operanzi capătă valoarea SAU-NU-LOGIC a celor doi biți.												

V	Pentru adunare, scădere și complementare față de 2, v indică o depășire a domeniului maxim a numerelor cu semn (-8000h...+7FFFh pentru cuvinte, respectiv -80h...7Fh pentru octeți). Pentru înmulțiri și împărțiri v este setat dacă rezultatul nu poate fi reprezentat ca un cuvânt. Pentru operații booleene cu doi operanzi când capătă valoarea SAU-LOGIC a celor doi biți. De asemenea, v este utilizat pentru operații de rotunjire pentru rotiri <i>sticky</i> bit, după cum urmează:		
	C	V	Rotunjire
	0	0	Nu există eroare de rotunjire.
	0	1	Eroare de rotunjire < ½ LSB.
	1	0	Eroare de rotunjire = ½ LSB.
	1	1	Eroare de rotunjire > ½ LSB
C	După o operație de adunare, c indică generarea unui transport al bitului cel mai semnificativ al operandului (octet sau cuvânt). După o scădere sau comparare, c indică un împrumut. Pentru deplasări sau rotiri, c are valoarea ultimului bit deplasat. c este întotdeauna șters după operații logice, înmulțiri sau împărțiri, cu excepția unei operații booleene cu doi operanzi când capătă valoarea ȘI-LOGIC a celor doi biți.		
N	Este setat dacă cel mai semnificativ bit al rezultatului este 1h și șters în caz contrar. Pentru operații cu numere întregi N poate fi interpretat ca bit de semn. Pentru operații booleene cu un singur operand, N are valoarea anterioară a bitului respectiv, în timp ce pentru operații booleene cu doi operanzi capătă valoarea SAU-EXCLUSIV a celor doi biți.		

c) Indicatorul de instrucțiuni (IP) și indicatorul segmentului de program (CSP)

Registrul IP determină adresa pe 16 biți a instrucțiunii curente încărcate din segmentul adresat de CSP. IP nu se regăsește în spațiul de memorie adresabil și, deci, nu poate fi modificat direct de programator. Totuși, IP poate fi modificat, indirect, prin intermediul stivei sistem sau a unui salt.

Registrul CSP selectează care segment este utilizat împreună cu IP pentru încărcarea instrucțiunilor.

Structura celor două registre este prezentată în tabelul 2.6.

Tabelul 1.19															
IP (-----)															
IP	Specifică adresa curentă din interiorul segmentului SEGNR.														
CSP (FE08h)	-	-	-	-	-	-	-	-							
SEGNR	Specifică segmentul de cod de unde sunt încărcate instrucțiunile. Dacă segmentarea este dezactivată, SEGNR este ignorat.														

Adresa instrucțiunii este calculată prin extinderea celor 16 biți ai IP cu 2/4/8 biți ai CSP, funcție de modul de adresare selectat (figura 2.6).

În cazul lucrului cu memorie segmentată, biții pentru selectarea segmentului de lucru (7...0/3...0/1...0) sunt generați pe pinii de adresă A23/A19/A17...A16 ai portului P4 pentru toate apelurile la memoria externă.

Pentru lucrul cu memorie nesegmentată sau în modul *Single Chip*, conținutul CSP este nesemnificativ, întrucât memoria externă este limitată numai la segmentul 0, accesat numai prin IP.




Figura 1.20. Generarea adresei cu IP și CSP

d) Indicatorii paginilor de date (DPP0, DPP1, DPP2 și DPP3)

Aceste patru registre selectează patru pagini de date diferite care sunt active simultan în timpul execuției programului. Primii 10 biți mai puțin semnificativi selectează una din cele 1024 de pagini de 16 kB posibile. Astfel, DPP permit adresarea întregii memorii prin pagini de 16 kB fiecare.

Registrele DPP sunt folosite implicit în momentul oricărui acces la memorie prin intermediul instrucțiunilor indirecte sau pe 16 biți (fac excepție instrucțiunile EXTinse sau transferul de date prin intermediul PEC).

După inițializare, cele patru registre sunt setate astfel încât permit adresarea directă a primelor pagini (3...0) din segmentul 0.

Structura registrelor DPP_x este prezentată în tabelul 2.7.

Tabelul 1.20													
DPP0 (FE00h)	—	—	—	—	—							DPP0PN	
DPP1 (FE02h)	—	—	—	—	—							DPP1PN	
DPP2 (FE04h)	—	—	—	—	—							DPP2PN	
DPP3 (FE06h)	—	—	—	—	—							DPP3PN	
DPP _x PN	Specifică pagina de date selectată de registrul DPP _x PN. Dacă segmentarea este dezactivată, doar primii doi biți mai puțin semnificativi sunt reprezentativi.												

Principiul de lucru al paginării constă în concatenarea primilor 14 biți ai unei adrese indirecte sau ai unei adrese pe 16 biți cu conținutul registrului DPP_x selectat de primii 2 biți ai adresei. Această modalitate este prezentată în figura 2.7.




Figura 1.21. Generarea adresei cu DPP

Atenție! În situația lucrului cu memorie nesegmentată, doar primii doi biți ai **DPP** sunt folosiți pentru generarea adresei. În această situație, valoarea registrelor **DPP** trebuie modificată cu grijă, pentru a nu se produce rezultate nedorite.

e) Indicatorul context (**CP**)

Acest registru este folosit pentru a selecta zona din memoria **RAM** internă alocată pentru cele 16 registre de uz general (**GPR**).

Structura registrului **CP** este prezentată în tabelul 2.8.

Tabelul 1.21															
CP (FE10h)	1	1	1	1											
CP	Specifică adresa de bază a bancului de registre GPR curent.														

Atenție! Programatorul trebuie să fie circumspect cu declararea valorii **CP** astfel încât **GPR** să fie întotdeauna în memoria **RAM** internă. Acest fapt implică setarea **CP** în zona 00'F600h...00'FDFEh.

Câteva moduri de adresare folosesc implicit **CP** pentru calcularea adreselor. Acestea sunt:

- Adresare pe 4 biți (mnemonic *Rw* sau *Rb*) – specifică o adresă relativă la locația de memorie indicată de **CP**. Funcție de operand (cuvânt – *Rw*, respectiv octet – *Rb*), numărul registrului **GPR** este sau nu înmulțit cu 2 înainte de a fi adunat la conținutul **CP** (figura 2.8.).




Figura 1.22. Calculul adresei **GPR**

- Adresare pe 2 biți – pentru unele instrucțiuni numai primii doi biți ai **GPR** sunt folosiți pentru o adresare indirectă. Modul de calcul al adresei este identic cu cel pentru adresarea pe 4 biți.
- Adresare pe 8 biți (mnemonic *reg* sau *bitoff*) – dacă sunt în domeniul F0h-FFh, interpretează cei 4 biți mai puțin semnificativi ca o adresă **GPR** pe 4 biți, în timp ce ceilalți biți mai semnificativi sunt ignorați. Modul de calcul al adresei este identic cu cel pentru adresarea pe 4 biți. Pentru acces la nivel de bit, adresa **GPR** este calculată ca mai sus iar poziția bitului este specificată de ceilalți 4 biți mai semnificativi.

f) Indicatorii stivă sistem (SP), depășire superioară stivă (STKOV) și depășire inferioară stivă (STKUN)

Indicatorul stivă sistem este utilizat pentru specificarea adresei curente a stivei sistem. Registrul SP este pre-decrementat când o dată este introdusă în stivă, respectiv post-incrementat când o dată este extrasă din stivă.

Deoarece bitul cel mai puțin semnificativ este șters și biții 15...12 sunt setați de către circuit, SP aparține domeniului F000h...FFFEh, în memoria RAM internă. Prin program, cu ajutorul indicatorilor de depășire STKOV și STKUN, poate fi creată o stivă *virtuală*, de dimensiuni mai mari.

Indicatorul depășire superioară STKOV este comparat cu valoarea SP la fiecare operațiune care implică folosirea stivei și, în cazul în care $(SP) < (STKOV)$ este inițiată o întrerupere.

Întreruperea poate fi tratată în două moduri:

- eroare fatală, situație în care este semnalat faptul că datele din partea inferioară a stivei sunt compromise;
- deplasarea automată a stivei de sistem pentru a permite folosirea stivei sistem ca *Stivă Cache*. În acest caz, registrul STKOV trebuie inițializat cu o valoare care reprezintă noua adresă curentă a stivei sistem la care se adaugă 12 (cele șase cuvinte suplimentare adăugate sunt necesare pentru a preveni orice eroare care putea surveni datorită suprapunerii cu o întrerupere, pentru registrele salvate automat de întrerupere, PSW, IP și CSP).

Indicatorul depășire superioară STKUN este comparat cu valoarea SP la fiecare operațiune care implică folosirea stivei și, în cazul în care $(SP) > (STKUN)$ este inițiată o întrerupere.

Întreruperea poate fi tratată în două moduri, asemănător cu întreruperea generată de STKOV.

Atenție! Dacă SP este modificat direct, prin intermediul unei instrucțiuni MOV și noua valoare este în afara limitelor STKOV–STKUN, nu va fi generată o întrerupere.

Structura registrelor pentru controlul stivei sistem este descrisă în tabelul 2.9.

SP (FE12h)	1	1	1	1													1
STKOV (FE14h)	1	1	1	1													1
STKUN (FE16h)	1	1	1	1													1
SP	Specifică adresa curentă a stivei sistem.																
STKOV	Specifică limita inferioară a stivei sistem.																
STKUN	Specifică limita superioară a stivei sistem.																

g) Registrele pentru înmulțire/împărțire (MDH, MDL și MDC)

Registrele MDH (FE0Ch) și MDL (FE0Eh) formează împreună un registru de 32 de biți utilizat implicit de unitatea centrală pentru operațiile de înmulțire și împărțire.

După înmulțire, MDH conține octetul superior al rezultatului iar MDL pe cel inferior.

Pentru împărțire, MDH este încărcat cu octetul superior iar MDL cu cel inferior al deîmpărțitului. După împărțire, MDH conține restul iar MDL câtul.

Registrul de control MDC (FF0Eh) este modificat de unitatea centrală pe parcursul operațiilor de înmulțire/împărțire. Singurul bit accesibil programatorului MDRIU (registru MD în uz – MDC.4) se setează după cum urmează:

- dacă registrele MDL și MDC sunt modificate prin program sau o operație de înmulțire/împărțire este în curs, indicatorul este setat;
- dacă registrele MDL și MDC sunt citite, indicatorul este șters.

h) Registrele constante (ZEROS și ONES)

Aceste registre au valorile setate prin hardware. Registrul ZEROS (FF1Ch) are valoarea 00h în timp ce registrul ONES (FF1Eh) are valoarea FFh.

1.15. Interfața cu magistrala externă (EBC)

Cu toate că circuitul 80C167 este înzestrat cu un set puternic de periferice și memorii interne, acestea acoperă numai o mică parte din spațiul total de memorie de 16 MB. Rolul interfeței cu magistrala externă este tocmai de a adresa periferice și memorii externe.

Funcțiile interfeței sunt asigurate de mai multe registre speciale și, anume, SYSCON (prezentat la 1.14.3.a), BUSCON_x (x=5...0), ADDRSEL_x (x=4...0), precum și de o serie de pini dedicați sau cu funcții alternative (porturile P0, P1, P3 și P4 și pinii ALE, \overline{RD} , $\overline{WR}/\overline{WRL}$, $\overline{BHE}/\overline{WRH}$, \overline{EA} , RSTIN și \overline{READY}).

Registrele BUSCON descriu ciclurile magistralei externe funcție de adrese (multiplexate sau demultiplexate), date (16 biți sau 8 biți), selecție dispozitive, sincronizarea cu circuitele externe (stări de așteptare, control \overline{READY} , întâzieri ALE și $\overline{RD}/\overline{WR}$). Acești parametri sunt folosiți pentru accesarea unei zone specifice de adrese definite prin registrul corespunzător ADDRSEL. Astfel, cele patru perechi BUSCON/ADDRSEL permit accesarea a

patru *ferestre de adrese* independente, în timp ce controlul accesului în afara acestor zone este realizat de registrul `BUSCON0`.

Dacă circuitul este singular, fără alte dispozitive externe, la inițializare pinul \overline{EA} trebuie să fie în starea 1 LOGIC. În această situație, orice acces la dispozitivele externe generează o întrerupere datorită excepției `ILLBUS`.

1.15.1 Modurile de lucru ale magistralei externe

a) Magistrală multiplexată

În modul multiplexat, adresa pe 16 biți din segmentul curent și datele folosesc portul `P0`. Adresele și datele sunt multiplexate în timp, fiind separate în exterior. Registrul de separare are o lățime dictată de mărimea magistralei de date (poate fi de 8 biți sau 16 biți). Adresele superioare, `An...A16` sunt extrase în permanență pe portul `P4`; ele nu sunt multiplexate și nu necesită registre de separare.

Interfața cu magistrala externă inițiază un acces extern prin generarea semnalului `ALE`; frontul căzător al `ALE` comandă un registru extern de 16 biți pentru capturarea adresei. După o perioadă de timp programabilă, adresa este înlăturată de pe magistrală. Acum, interfața cu magistrala externă activează un semnal de comandă (\overline{RD} , \overline{WR} , \overline{WRL} sau \overline{WRH}). Datele sunt introduse pe magistrală fie de EBC (pentru cicluri de scriere), fie de dispozitivele externe (pentru cicluri de citire). După o perioadă de timp funcție de viteza circuitelor externe, datele de pe magistrală sunt valide:

- ciclu de scriere – datele sunt încărcate și semnalele de comandă sunt dezactivate; circuitul extern trece din nou în starea de înaltă impedanță;
- ciclu de citire – semnalele de comandă sunt dezactivate; datele rămân valide pe magistrală până la un nou ciclu extern.

Diagrama de timp este prezentată în figura 2.9.a.

b) Magistrală demultiplexată

În modul demultiplexat, adresa în interiorul segmentului este pe portul `P1` iar datele folosesc portul `P0` (pentru 16 biți) sau `P0L` (pentru 8 biți). Magistrala superioară de adrese sunt extrase în permanență pe portul `P4`.

EBC inițiază un acces extern prin plasarea adresei pe magistrală. După o perioadă programabilă, EBC activează semnalele de comandă necesare (\overline{RD} , \overline{WR} , \overline{WRL} sau \overline{WRH}). Datele sunt introduse pe magistrală fie de EBC (pentru cicluri de scriere), fie de dispozitivele externe (pentru cicluri de citire). După o perioadă de timp funcție de viteza circuitelor externe, datele de pe magistrală sunt valide:

- ciclu de scriere – datele sunt încărcate și semnalele de comandă sunt dezactivate; circuitul extern trece din nou în starea de înaltă impedanță;
- ciclu de citire – semnalele de comandă sunt dezactivate; datele rămân valide pe magistrală până la un nou ciclu extern.

Diagrama de timp este prezentată în figura 2.9.b.

c) Comutarea între tipurile de magistrală

EBC permite schimbarea dinamică a tipului magistralei, de exemplu în cazul a două cicluri externe consecutive. Unele zone de adrese pot folosi magistrale multiplexate sau demultiplexate, precum și diferiți timpi de întârziere, semnale de control $\overline{\text{READY}}$ etc. Schimbarea dinamică a magistralei externe poate fi făcută în două moduri:

- Reprogramarea registrelor `BUSCON` și `ADDRSEL` permite fie schimbarea tipului de magistrală pentru o anumită zonă de memorie, fie schimbarea dimensiunii zonei de memorie unde este aplicabil tipul respectiv de magistrală. Reprogramarea permite folosirea unui număr de ferestre cu parametri diferiți mai mare decât cele disponibile prin `BUSCONx`.
- Comutarea între ferestre diferite selectează automat tipul de magistrală asociat ferestrei respective. Ferestrele de adrese predefinite permit folosirea diferitelor modalități de lucru, fără a exista suprapuneri și având numărul limitat la numărul de `BUSCONx`.

Portul `P1` va furniza adresa din interiorul segmentului, chiar dacă `BUSCONx` setează o magistrală demultiplexată. Aceasta permite folosirea unui decodificator extern conectat la portul `P1` pentru toate tipurile de magistrală.

Folosirea seturilor `BUSCON/ADDRSEL` este controlată prin intermediul adreselor rezultate. Când este inițiat un acces (instrucțiuni sau date), adresa fizică generată definește, dacă accesul este făcut intern, folosirea unei ferestre definite de `ADDRSEL4...1` sau folosirea configurației implicite din `BUSCON0`. După inițializarea registrelor active, sunt selectate și evaluate automat prin interpretarea adresei fizice. Nu sunt necesare comutări sau selecții suplimentare pe durata execuției programului, cu excepția utilizării unui număr mai mare de ferestre față de cel implicit.

Atenție! Nu trebuie schimbată niciodată configurarea zonei de memorie care asigură instrucțiunile curente. Datorită stivei de instrucțiuni, este dificil de determinat care instrucțiune va folosi noua configurare.

Un caz particular de comutare a tipului de magistrală constă în trecerea la magistrală demultiplexată la magistrală multiplexată (figura 2.9.c).

Ciclul de magistrală pornește prin activarea `ALE` și generarea adresei pe porturile `P4` și `P1`. Întrucât în modul multiplexat este necesară prezența adresei și pe portul `P0`, aceasta va fi furnizată cu o întârziere de un ciclu mașină care are ca efect întârzierea ciclului de magistrală multiplexată și mărește durata semnalului `ALE`. Timpul suplimentar este necesar pentru ca dispozitivul exterior selectat anterior pe magistrala demultiplexată să elibereze magistrala de date.




Figura 1.23. Modurile de lucru ale magistralei

d) Dimensiunea magistralei externe de date

EBC poate lucra atât cu periferice de 8 biți, cât și cu periferice de 16 biți. O magistrală de 16 biți folosește portul P0, în timp ce magistrala de 8 biți folosește P0L. Această procedură elimină registrele, bufferele și decodificatoarele suplimentare, conducând și la o scădere a timpului de execuție.

De asemenea, EBC poate controla accesul pe magistrala de 8 biți a cuvintelor (16 biți), respectiv acces pe magistrală de 16 biți a octeților:

- pentru accesul pe magistrală de 8 biți, cuvintele sunt împărțite în două accese succesive. Primul este accesat octetul inferior, apoi cel superior. Asamblarea celor doi octeți este transparentă pentru utilizator, ea intrând în sarcina EBC;
- accesul unui octet pe o magistrală de 16 biți necesită utilizarea semnalelor \overline{BHE} (*byte high enable*) pentru octetul superior, respectiv $A0$ pentru octetul inferior. Astfel, cei doi octeți ai memoriei pot fi validați independent fiecare față de celălalt sau împreună, pentru accesul cuvintelor.

Pentru scrierea unui octet la un periferic extern care are o singură intrare de selecție \overline{CS} și două validări pentru scriere \overline{WR} pentru cei doi octeți, EBC poate genera direct aceste două semnale, eliminând circuitul extern pentru combinarea semnalului \overline{WR} cu $A0$ și ALE . În acest caz \overline{WR} servește ca \overline{WRL} (*write low byte*) iar \overline{BHE} ca \overline{WRH} (*write high byte*). Acest mod de lucru pentru \overline{WR} și \overline{BHE} este setat de bitul \overline{WRCFG} din registrul $SYSCON$.

Citirea unui octet pe o magistrală de 16 biți se face prin accesarea de către 80C167 a întregului cuvânt, ulterior înlăturând octetul de prisos. Totuși, trebuie avută grijă în situația citirii dispozitivelor care își schimbă starea în timpul citirii, de exemplu registre FIFO, registre de întreruperi etc. În acest caz octeții trebuiesc citați folosind semnalele \overline{BHE} și $A0$.

Caracteristicile sistemului în situația utilizării celor patru combinații de tipuri de magistrală și lățimi a magistralei de date sunt prezentate în tabelul 2.10.

Tabelul 1.23			
Mod magistrală	Rată transfer (8/16/32 biți)	Necesități sistem	Linii IO libere
8 biți, multiplexată	1.5/3/6	Registru, buffer 8 biți	P1
8 biți, demultiplexată	1/2/4	Buffer 8 biți	P0H
16 biți, multiplexată	1.5/1.5/3	Registru, buffer 16 biți	P1
16 biți, demultiplexată	1/1/2	–	–

e) Generarea segmentului de adrese

Pe durata adresărilor externe, EBC generează un număr programabil de linii de adrese pe portul P4, pentru a extinde adresele de pe porturile P0 și/sau P1, aceasta conducând la creșterea spațiului adresat.

Numărul de linii pentru adresarea segmentului este ales la inițializare și este codificat în câmpul de biți $SALSEL$ din registrul $RP0H$. Semnificația biților $SALSEL$ este prezentată în tabelul 2.11.

Tabelul 1.24		
$SALSEL$	Linii adresă segment	Spațiu memorie direct adresabil
00	A19...A16	1 MB
01	–	64 kB (minim)
10	A23...A16	16 MB (maxim)

11	A17...A16	256 kB (implicit)
----	-----------	-------------------

f) Generarea semnalelor de selecție

Pe durata adresărilor externe, EBC generează un număr de linii pentru selecția circuitelor externe \overline{CS} (*chip select*) pe portul P6 care permit selectarea directă a perifericelor externe sau a bancurilor de memorie, fără a mai necesita un decodificator extern.

Numărul de linii \overline{CS} este ales la inițializare și este codificat în câmpul de biți CSSEL din registrul RP0H. Semnificația biților CSSEL este prezentată în tabelul 2.12.

Tabelul 1.25		
CSSEL	Linii \overline{CS}	Observații
00	$\overline{CS2}...\overline{CS0}$	
01	$\overline{CS1}...\overline{CS0}$	
10	–	Pinii portul P6 liberi pentru IO
11	$\overline{CS4}...\overline{CS0}$	Implicit

Ieșirile \overline{CSx} sunt asociate cu registrele BUSCONx și devin active (nivel 0 LOGIC) pentru orice acces în zona definită de ADDRSELx. Pentru orice acces în afara ferestrei respective, \overline{CSx} devine inactiv (nivel 1 LOGIC).

Semnalele \overline{CS} operează în patru moduri definite de biții CSWENx și CSRENx din registrele BUSCON1...4, ca în tabelul 2.13.

Tabelul 1.26		
CSWEN	CSREN	Mod de lucru \overline{CS}
0	0	\overline{CS} selectare adresă (mod implicit pentru $\overline{CS0}$) Semnalele rămân active pe toată durata ciclului EBC. Un semnal \overline{CS} pentru adresă devine activ sincron cu frontul căzător al semnalului ALE și devine inactiv la frontul crescător al ALE.
0	1	\overline{CS} numai la citire
1	0	\overline{CS} numai la scriere
1	1	\overline{CS} la citire/scriere Aceste semnale rămân active cât timp semnalele de control asociate ($\overline{RD}/\overline{WR}$, \overline{WRL} , \overline{WRH}) sunt active. Acest mod include și o întârziere programabilă a semnalelor $\overline{RD}/\overline{WR}$.

În concluzie, EBC suportă multe configurații pentru circuitele externe. Prin creșterea numărului liniilor de adresă segment, 80C167 poate adresa liniar un spațiu de 256 kB, 1 MB sau 16 MB. Acest lucru permite folosirea unui număr mare de circuite de memorie, permițând, de asemenea și adresarea unui mare număr de periferice, fiind obligatorie utilizarea unor decodificatoare externe.

Liniile \overline{CS} ale circuitului permit adresarea directă a dispozitivelor externe, fără a mai fi necesare decodificatoare.

Aceste facilități permit creșterea performanțelor sistemului. De exemplu, folosind 4 linii de adresă segment și 5 linii \overline{CS} , se pot adresa 5 bancuri de memorie de 1 MB, fără nici un circuit extern.

1.15.2 Caracteristici programabile ale magistralei

Importante caracteristici de sincronizare ale EBC pot fi setate de programator pentru a simplifica adaptarea la o mare varietate de dispozitive și configurații de memorii externe.

Se pot programa următorii parametri ai magistralei externe:

- lungimea semnalului $\overline{\text{ALE}}$;
- 1...15 stări de așteptare;
- intervalul în care perifericele sunt în înaltă impedanță;
- timpul de întârziere a semnalelor de citire/scriere;
- controlul semnalului $\overline{\text{READY}}$.

a) Controlul semnalului $\overline{\text{ALE}}$

Lungimea semnalului $\overline{\text{ALE}}$ și timpul de menținere a adresei pe magistrală după frontul căzător al acestuia este controlat de bitul ALECTL din registrele BUSCON . Dacă bitul ALECTL este setat, ciclurile de acces ale ferestrei adresate de BUSCON vor avea semnalul $\overline{\text{ALE}}$ prelungit cu jumătate dintr-o perioadă a ceasului sistem (25 ns pentru frecvență de ceas de 20 MHz). De asemenea timpul de menținere a adresei pe magistrală după frontul căzător al $\overline{\text{ALE}}$ (pe o magistrală multiplexată) va fi prelungită cu jumătate dintr-o perioadă a ceasului sistem. Această procedură este utilizată pentru a asigura un timp suplimentar pentru separarea de pe magistrală a adresei.

Diagrama de timp a acestui semnal este prezentată în figura 2.10.




Figura 1.24. Controlul lungimii $\overline{\text{ALE}}$

b) Stări de așteptare

Circuitul 80C167 permite ajustarea ciclurilor EBC pentru a se încadra în cerințele cerute de timpul de acces mai mare al dispozitivelor externe. Aceste stări de așteptare semnifică timpul total cu care este întârziată apariția pe magistrală a datelor față de adrese. Întârzierea poate fi programată de câmpul de biți MCTC din BUSCON_x în 0...15 incremente de 50 ns (pentru frecvența ceasului sistem de 20 MHz).

Dacă accesul extern este necesar instrucțiunii curente, procesorul va aștepta într-o stare inactivă.

Diagrama de timp a procedurii este descrisă în figura 2.11.




Figura 1.25. Inserare stări de așteptare

c) Programarea intervalului de înaltă impedanță

Timpul de înaltă impedanță este definit ca intervalul după care dispozitivul extern (periferic, memorie etc.) eliberează magistrala de date după dezactivarea semnalului \overline{RD} , conform figurii 2.12.




Figura 1.26. Inserare stări de așteptare

Această procedură este necesară pentru dispozitivele externe care își comută prea lent starea magistralei lor de date, din ieșire în înaltă impedanță.

Pe timpul acestei întârzieri, unitatea centrală nu este inactivă.

Această întârziere este setată funcție de bitul $MTTC$ al registrului $BUSCONx$.

d) Întârzierea semnalelor \overline{RD} și \overline{WR}

Programatorul are posibilitatea ajustării comenzilor de scriere și citire pentru a ține cont de necesitățile dispozitivelor externe. Controlul întârzierii semnalelor \overline{RD} și \overline{WR} stabilește intervalul între frontul căzător al ALE și frontul căzător al semnalului respectiv de comandă. Cu această întârziere validată, diferența între cele două fronturi căzătoare este de 25 ns (pentru frecvența ceasului sistem de 20 MHz). Procedura este descrisă în figura 2.13.

Întârzierea semnalelor $\overline{RD}/\overline{WR}$ nu mărește durata ciclului de acces și, în general nu încetinește unitatea centrală. Oricum, pentru magistrala multiplexată, driverul unui circuit extern poate intra în conflict cu adresele

71 _____ Aplicații cu microcontrolere de uz general
 80C167 dacă este folosit un semnal \overline{RD} normal. De aceea, modul multiplexat trebuie programat întotdeauna cu semnale $\overline{RD}/\overline{WR}$ întârziate. Controlul acestei proceduri este realizat de bitul $RWDC$ din registrul $BUSCONx$.




Figura 1.27. Inserare stări de așteptare semnale $\overline{RD}/\overline{WR}$

e) Controlul semnalului \overline{READY}

În situații în care stările de așteptare nu sunt suficiente sau când timpul de răspuns al dispozitivului extern nu este constant, circuitul 80C167 asigură cicluri EBC care sunt terminate (sincron sau asincron) prin intermediul semnalului \overline{READY} . În acest caz, unitatea centrală inserează mai întâi un număr de cicluri de așteptare (0...7) după care intră în mod inactiv, așteptând ca semnalul \overline{READY} să devină activ.

Funcționarea în acest mod este programată prin bitul $RDYEN$ din registrul $BUSCONx$. În acest caz, din câmpul de biți $MCTC$ utilizat pentru definirea numărului de cicluri de așteptare au următoarea destinație:

- $MCTC.2...0$ – stabilesc numărul de stări de așteptare;
- $MCTC.3$ – definește modul sincron sau asincron ($MCTC.3=1$, respectiv 0).

Semnalul \overline{READY} sincron asigură cea mai mare viteză, dar necesită cunoașterea cu exactitate a caracteristicilor circuitului extern, precum și validarea semnalului $CLKOUT$ pentru a fi folosit în exterior.

Semnalul \overline{READY} asincron este mai puțin restrictiv, dar necesită stări suplimentare de așteptare datorită sincronizării interne.

1.15.3 Registrele speciale ale interfeței cu magistrala externă

Funcționarea EBC este controlată de un set de registre speciale. Unii factori sunt stabiliți de registrul $SYSCON$ (prezentat la 1.14.3.a).

Alte proprietăți ale magistralei, cum ar fi modul de formare a semnalelor de selecție, folosirea \overline{READY} , lungimea ALE , modul multiplexat sau demultiplexat, întârzierea semnalelor $\overline{RD}/\overline{WR}$, timpii de întârziere etc., sunt condiționate de registrele $BUSCON0...4$. Patru din aceste registre dispun de un registru de selecție a adresei $ADRSEL1...4$ care permit definirea a patru zone de adresă și caracteristici specifice ale magistralei în aceste ferestre. Pentru

spațiul de memorie neocupat de aceste patru registre, controlul este asigurat de BUSCON0.

a) Registrele pentru controlul magistralei (BUSCON0...4, ADDRSEL1...4)

Cele patru perechi de registre BUSCON4...1/ADDRSEL4...1 permit definirea a patru zone separate de adrese în spațiul de memorie al circuitului 80C167. În fiecare din aceste zone, accesul extern poate fi controlat în unul din cele patru moduri de funcționare ale magistralei.

Fiecare registru `ADDRSEL` utilizează în fereastra definită parametrii EBC definiți de registrul `BUSCON` asociat. În afara ferestrelor definite de `ADDRSEL`, operează parametrii determinați de `BUSCON0`.

Structura registrelor este prezentată în tabelul 2.14.

Tabelul 1.27														
BUSCON0 (FF0Ch)	R	R	-	RDYEN0	-	BUSACT0	ALECTL0	-	BTYP	MTTC0	RWDC0		MCTC0	
BUSCON1 (FF14h)	CSWEN1	CSREN1	-	RDYEN1	-	BUSACT1	ALECTL1	-	BTYP	MTTC1	RWDC1		MCTC1	
BUSCON2 (FF16h)	CSWEN2	CSREN2	-	RDYEN2	-	BUSACT2	ALECTL2	-	BTYP	MTTC2	RWDC2		MCTC2	
BUSCON3 (FF18h)	CSWEN3	CSREN3	-	RDYEN3	-	BUSACT3	ALECTL3	-	BTYP	MTTC3	RWDC3		MCTC3	
BUSCON4 (FF1Ah)	CSWEN4	CSREN4	-	RDYEN4	-	BUSACT4	ALECTL4	-	BTYP	MTTC4	RWDC4		MCTC4	
CSWEN	0h: semnalul \overline{CS} este independent de semnalele de scriere ($\overline{WR}, \overline{WRL}, \overline{WRH}$); 1h: semnalul \overline{CS} este generat pe durata semnalului de scriere.													
CSREN	0h: semnalul \overline{CS} este independent de semnalul de citire (\overline{RD}); 1h: semnalul \overline{CS} este generat pe durata semnalului de citire.													
RDYEN	Validare intrare \overline{READY} . Descriș la 1.15.2.e)													
BUSACT	0h: magistrala externă dezactivată; 1h: magistrala externă în domeniul ADDRSEL corespunzător este activată.													
ALECTL	Control lungime semnal ALE. Descriș la 1.15.2.a)													
BTYP	Configurare magistrală externă. Descriș la 1.15.1.													
MTTC	Configurare timp întârziere. Descriș la 1.15.2.c)													
RWDC	Control întârziere semnale $\overline{RD}/\overline{WR}$. Descriș la 1.15.2.d)													
MCTC	Număr cicluri așteptare. Descriș la 1.15.2.b)													
ADDRSEL1 (FE18h)														
ADDRSEL2 (FE1Ah)														
ADDRSEL3 (FE1Ch)														
ADDRSEL4 (FE1Eh)														
RGSAD	Setare adresă de start fereastră.													
RGSZ	Selectare mărime fereastră.													

b) Registrul de control la inițializare (RPOH)

Acest registru stabilește numărul de semnale generate de 80C167 utilizate pentru selectarea circuitelor externe, precum și pentru generarea adresei segmentului.

Registrul RPOH nu poate fi schimbat prin program, dar citirea sa oferă informații referitoare la configurarea sistemului.

Structura registrului este prezentată în tabelul 2.15.

Tabelul 1.28													
RPOH (F108h)	-	-	-	-	-	-	-	-	X	X	X		CSSEL
X	Configurare periferice X-BUS. Rezervați pentru periferice X-BUS.												
SALSEL	Selectarea liniilor de adresă pentru segment. Descrisă la 1.15.1.e).												
CSSEL	Selectarea semnalelor \overline{CS} . Descrisă la 1.15.1.f).												

Atenție! EBC este validat cât timp cel puțin unul din biții BUSACT ai BUSCON_x este setat.

Portul P1 va genera adresa în interiorul segmentului cât timp unul din registrele BUSCON_x selectează un mod demultiplexat, chiar și în cazul unor cicluri de magistrală multiplexate.

Ferestrele de adrese definite de ADDRSEL nu se pot suprapune.

Ferestrele de adrese definite de ADDRSEL se pot suprapune cu memoria internă dar în acest caz accesul la memorie nu se va face prin intermediul EBC.

La orice acces în zona internă de memorie, EBC este inactivă.

1.15.4 Starea inactivă a interfeței cu magistrala externă

În timpul modului inactiv al EBC, magistrala externă este definită după cum urmează:

- portul P0 este în înaltă impedanță;
- portul P1 (dacă a fost utilizat pentru adrese) conține ultima adresă folosită;
- portul P4 (numai pinii utilizați) păstrează ultima adresă a segmentului folosit;
- portul P6 indică semnalele \overline{CS} corespunzătoare adresei;
- ALE este în 0 LOGIC;
- $\overline{RD}/\overline{WR}$ sunt în 1 LOGIC.

1.15.5 Arbitrarea magistralei externe

În sistemele de mare performanță poate fi obligatorie partajarea resurselor externe, cum ar fi bancurile de memorie, între mai multe controlere. Circuitul 80C167 oferă această facilitare prin posibilitatea arbitrării accesului la magistrala sa externă și, deci, la dispozitivele sale externe.

Această arbitrare a magistralei, permite unui circuit extern principal să capete controlul EBC prin intermediul semnalului \overline{HOLD} . 80C167 acceptă această cerere de magistrală, răspunzând cu semnalul \overline{HLDA} și trecând liniile magistralei în înaltă impedanță. Noul circuit principal va putea adresa acum

dispozitivele externe prin intermediul acelorași linii ale magistralei EBC. În acest timp, circuitul 80C167 secundar își poate continua programul dar fără a mai avea acces la magistrala externă.

Dacă procesorul secundar solicită un acces la magistrala sa externă ocupată de un alt procesor principal, solicită accesul la magistrala proprie prin intermediul semnalului \overline{BREQ} .

Arbitrarea magistralei externe este validată prin setarea bitului $HLDEN$ din registrul PSW . Dacă bitul este șters, 80C167 nu va răspunde la cererile \overline{HOLD} sosite de la alte procesoare principale.

a) Cedarea magistralei

Accesul la EBC este cerut prin sosirea semnalului \overline{HOLD} . După completarea ciclului curent al EBC (dacă există), eliberează magistrala externă și acordă accesul prin emiterea semnalului \overline{HLDA} . În timpul acestei stări, 80C167 setează magistrala externă după cum urmează:

- liniile de adrese și date în înaltă impedanță;
- ALE este ținut în starea 0 LOGIC;
- liniile de comandă $\overline{RD}, \overline{WR}, \overline{BHE}, \overline{WRH}$ sunt ținute în starea 1 LOGIC;
- liniile CS_x sunt în starea 1 LOGIC sau în înaltă impedanță.

Dacă circuitul necesită acces la magistrala sa externă în acest mod, activează cererea de magistrală \overline{BREQ} pentru a semnaliza circuitului de arbitrare a magistralei. \overline{BREQ} poate fi activat numai pe parcursul acestui mod.

b) Preluarea magistralei

Magistrala externă este *redată* circuitului 80C167 prin trecerea liniei \overline{HOLD} în starea 1 LOGIC.

Funcție de logica de arbitrare, EBC poate fi returnat în două circumstanțe:


- circuitul extern nu mai solicită resursele partajate ale sistemului și renunță *din proprie inițiativă* la acestea;
- 80C167 are nevoie să acceseze magistrala externă și o revendică prin intermediul semnalului \overline{BREQ} . Logica de arbitrare poate să decidă sau nu dezactivarea semnalului \overline{HLDA} pentru a elibera magistrala, funcție de prioritatea diferitelor activități.

Diagramele de timp a protocolului de arbitrare a magistralei sunt descrise în figura 2.12.a. și b.


1.15.6 Interfața cu magistrala X-BUS

Circuitul 80C167 este înzestrat cu o interfață proprie care permite legătura perifericelor interne, speciale sau la comandă, cu unitatea centrală.

În prezent, interfața X-BUS este aptă să suporte până la trei periferice de acest tip.



a. Cedarea magistralei



b. Obținerea magistralei

Figura 1.28. Arbitrarea magistralei externe

Pentru fiecare periferic este rezervată o zonă de memorie controlată de registrele `XBCON` și `XADRS`. Perifericele X-BUS sunt adresate în mod asemănător cu circuitele externe, pe 8 sau 16 biți, cu sau fără magistrală separată de adrese.

1.16. Sistemul de întreruperi și registrele PEC

Arhitectura familiei 80C167 suportă mai multe mecanisme pentru un răspuns rapid și flexibil la cererile de servicii generate de surse variate, interne sau externe.

Aceste mecanisme includ:

- Tratarea normală a întreruperilor – unitatea centrală suspendă execuția programului curent și efectuează un salt la o rutină de tratare a întreruperii. Starea curentă a programului (`IP`, `PSW` și, dacă este validată segmentarea, `CSP`) este salvată în stiva sistem. O structură cu 16 nivele și 4 grupuri de prioritate oferă utilizatorului posibilitatea să stabilească ordinea în care sunt rezolvate cererile concomitente.
- Tratarea întreruperilor prin intermediul Controlerului de evenimente de la periferice (PEC) – rezidă într-o manieră mai rapidă de a servi întreruperile. Declanșat de o întrerupere normală, PEC realizează transferul unui octet sau cuvânt între două locații din segmentul sistem prin intermediul unuia din cele 8 canale PEC disponibile. Avantajul acestei proceduri constă în eliminarea necesității salvării stării programului (`IP`, `PSW` și `CSP`) și în viteza sa deosebit de ridicată: unitatea centrală oprește execuția programului curent numai un ciclu mașină.

- Tratarea excepțiilor ($TRAP$) – este activată ca răspuns la condițiile speciale care survin în timpul execuției programului. Un caz special este generat de întreruperea externă nemascabilă \overline{NMI} . Excepțiile hardware au întotdeauna cea mai mare prioritate, necesitând reacția imediată a sistemului. Pot fi generate și prin program prin intermediul instrucțiunii $TRAP$ care permite generarea unei întreruperi software cu un vector specificat.
- Tratarea întreruperilor externe – circuitul 80C167 permite conectarea la sursele externe de întrerupere prin intermediul unor intrări pentru întreruperi rapide, standard sau nemascabile. Cu excepția întreruperii nemascabile și a resetului, toate celelalte intrări sunt funcții alternative ale porturilor de intrare-ieșire.

1.16.1 Structura sistemului de întreruperi

Circuitul 80C167 asigură 56 de întreruperi care pot fi asignate la 16 nivele de întrerupere.

Pentru a asigura un program modular și compact, fiecare sursă de întrerupere sau PEC este controlat de un registru de control a întreruperii și un vector de întrerupere. Registrul de control conține indicatorii de cerere de întrerupere și validare a întreruperii, precum și prioritatea întreruperii. Fiecare cerere este activată de un eveniment specific, funcție de modul de operare ales. Singurele excepții constau în întreruperile generate de erorile celor două interfețe seriale; pentru detectarea tipului de eroare produs, este necesară verificarea registrului de control a interfeței seriale.

Familia 80C167 asigură un sistem de întreruperi vectorizate, adică pentru fiecare vector de întrerupere, sunt rezervate locații în memorie pentru reset, excepții sau întreruperi. În momentul în care survine o cerere de întrerupere, unitatea centrală execută un salt la adresa specificată de vectorul de întrerupere, permițând o identificare rapidă a sursei care a generat-o; excepțiile hardware de tip B împart însă, același vector, pentru identificare fiind necesară analiza registrului TFR (*trap flag register*). Pentru întreruperile software, vectorul de întrerupere este specificat în operandul instrucțiunii (un număr în domeniul 0...3Fh).

Locațiile vectorilor constituie o tabelă de salturi dispusă la sfârșitul segmentului sistem. Tabela de salturi permite executarea unor salturi oriunde în memorie, la adresa rutinelor de tratare a întreruperilor sau excepțiilor. Intrările în tabela de salturi sunt dispuse la adresele de început ale segmentului 0. Fiecare intrare ocupă două cuvinte, cu excepția vectorilor excepțiilor hardware și resetului care ocupă 4 sau 8 cuvinte. Adresa vectorilor de întrerupere rezultă din înmulțirea cu 4 a numărului excepției.

Tabelul 2.16 enumeră toate cele 56 de întreruperi sau cereri PEC ale circuitului 80C167, vectorii asociați și adresele lor, precum și numărul excepției. De asemenea, sunt prezentate mnemonicele corespunzătoare ale indicatorilor cerere întrerupere și validare întrerupere; mnemonicele sunt

compuse dintr-o rădăcină care specifică sursa și un sufix care specifică destinația (IR – cerere de întrerupere, respectiv IE – validare întrerupere).

Ultimele patru locații din tabel sunt destinate perifericelor X-BUS. În situația în care nu există astfel de periferice conectate, locațiile respective pot fi folosite ca surse de întreruperi software.

Tabelul 1.29					
Sursa întreruperii sau cererii PEC	Indicator cerere	Validare indicator	Vector întrerupere	Adresă vector	Număr excepție
Registru CAPCOM 0	CC0IR	CC0IE	CC0INT	00'0040h	10h
Registru CAPCOM 1	CC1IR	CC1IE	CC1INT	00'0044h	11h
Registru CAPCOM 2	CC2IR	CC2IE	CC2INT	00'0048h	12h
Registru CAPCOM 3	CC3IR	CC3IE	CC3INT	00'004Ch	13h
Registru CAPCOM 4	CC4IR	CC4IE	CC4INT	00'0050h	14h
Registru CAPCOM 5	CC5IR	CC5IE	CC5INT	00'0054h	15h
Registru CAPCOM 6	CC6IR	CC6IE	CC6INT	00'0058h	16h
Registru CAPCOM 7	CC7IR	CC7IE	CC7INT	00'005Ch	17h
Registru CAPCOM 8	CC8IR	CC8IE	CC8INT	00'0060h	18h
Registru CAPCOM 9	CC9IR	CC9IE	CC9INT	00'0064h	19h
Registru CAPCOM 10	CC10IR	CC10IE	CC10INT	00'0068h	1Ah
Registru CAPCOM 11	CC11IR	CC11IE	CC11INT	00'006Ch	1Bh
Registru CAPCOM 12	CC12IR	CC12IE	CC12INT	00'0070h	1Ch
Registru CAPCOM 13	CC13IR	CC13IE	CC13INT	00'0074h	1Dh
Registru CAPCOM 14	CC14IR	CC14IE	CC14INT	00'0078h	1Eh
Registru CAPCOM 15	CC15IR	CC15IE	CC15INT	00'007Ch	1Fh
Registru CAPCOM 16	CC16IR	CC16IE	CC16INT	00'00C0h	30h
Registru CAPCOM 17	CC17IR	CC17IE	CC17INT	00'00C4h	31h
Registru CAPCOM 18	CC18IR	CC18IE	CC18INT	00'00C8h	32h
Registru CAPCOM 19	CC19IR	CC19IE	CC19INT	00'00CCh	33h
Registru CAPCOM 20	CC20IR	CC20IE	CC20INT	00'00D0h	34h
Registru CAPCOM 21	CC21IR	CC21IE	CC21INT	00'00D4h	35h
Registru CAPCOM 22	CC22IR	CC22IE	CC22INT	00'00D8h	36h
Registru CAPCOM 23	CC23IR	CC23IE	CC23INT	00'00DCh	37h
Registru CAPCOM 24	CC24IR	CC24IE	CC24INT	00'00E0h	38h
Registru CAPCOM 25	CC25IR	CC25IE	CC25INT	00'00E4h	39h
Registru CAPCOM 26	CC26IR	CC26IE	CC26INT	00'00E8h	3Ah
Registru CAPCOM 27	CC27IR	CC27IE	CC27INT	00'00ECh	3Bh
Registru CAPCOM 28	CC28IR	CC28IE	CC28INT	00'00E0h	3Ch
Registru CAPCOM 29	CC29IR	CC29IE	CC29INT	00'0110h	44h
Registru CAPCOM 30	CC30IR	CC30IE	CC30INT	00'0114h	45h
Registru CAPCOM 31	CC31IR	CC31IE	CC31INT	00'0118h	46h
Timer T0	T0IR	T0IE	T0INT	00'0080h	20h
Timer T1	T1IR	T1IE	T1INT	00'0084h	21h
Timer T2	T2IR	T2IE	T2INT	00'0088h	22h
Timer T3	T3IR	T3IE	T3INT	00'008Ch	23h
Timer T4	T4IR	T4IE	T4INT	00'0090h	24h
Timer T5	T5IR	T5IE	T5INT	00'0094h	25h
Timer T6	T6IR	T6IE	T6INT	00'0098h	26h
Timer T7	T7IR	T7IE	T7INT	00'00F4h	3Dh
Timer T8	T8IR	T8IE	T8INT	00'00F8h	3Eh
GPT 2 CAPREL	CRIR	CRIE	CRINT	00'009Ch	27h
ADC completă	ADCIR	ADCIE	ADCINT	00'00A0h	28h
A/D eroare depășire	ADEIR	ADEIE	ADEINT	00'00A4h	29h
ASC0 emisie	S0TIR	S0TIE	S0TINT	00'00A8h	2Ah
ASC0 buffer emisie	S0TBIR	S0TBIE	S0TBINT	00'011Ch	47h
ASC0 recepție	S0RIR	S0RIE	S0RINT	00'00ACh	2Bh
ASC0 eroare	S0EIR	S0EIE	S0EINT	00'00B0h	2Ch
SSC emisie	SCTIR	SCTIE	SCTINT	00'00B4h	2Dh

SSC recepție	SCRIR	SCRIE	SCRINT	00'00B8h	2Eh
SSC eroare	SCEIR	SCEIE	SCEINT	00'00BCh	2Fh
Canal PWM 0...3	PWMIR	PWMIE	PWMINT	00'00FCh	3Fh
Periferic X-BUS 0	XP0IR	XP0IE	XP0INT	00'0010h	40h
Periferic X-BUS 17	XP1IR	XP1IE	XP1INT	00'0104h	41h
Periferic X-BUS 2	XP2IR	XP2IE	XP2INT	00'0108h	42h
Periferic X-BUS 3	XP3IR	XP3IE	XP3INT	00'010Ch	43h

Sistemul de întreruperi este controlat global de registrul PSW (descriș în paragraful 1.14.3.b). Suplimentar, fiecare din cele 56 de întreruperi dețin propriul lor registru de control (numele este format dintr-o rădăcină care desemnează sursa întreruperii și sufixul IC – *interrupt control*).

Structura celor 56 de registre este identică cu cea din tabelul 2.17.

Tabelul 1.30											
...IC	-	-	-	-	-	-	-	...IR	...IE	ILVL	GLVL
...IR	0h: nici o cere de întrerupere de la modul asociat; 1h: sursa a emis o cerere de întrerupere.										
...IE	0h: cererea de întrerupere invalidată; 1h: cererea de întrerupere validată.										
ILVL	Nivel prioritate – definește nivelul priorităților pentru arbitrarea cererilor. Are valori de la Fh (cea mai mare prioritate) până la 0h (cea mai scăzută prioritate).										
GLVL	Grup prioritate – folosit pentru a departaja mai multe întreruperi simultane care au aceeași prioritate. Cel mai prioritar este grupul 3 iar cel mai puțin grupul 0.										

Indicatorul ...IR este setat de hardware în momentul în care survine o cerere de întrerupere de la modul. Indicatorul este șters automat o dată cu intrarea în rutina de tratare, cu excepția canalelor PEC la care câmpul COUNT a fost decrementat până la 00h. Aceasta declanșează o întrerupere normală ca răspuns la transferul unui bloc complet de date de către PEC.

Câmpurile de biți ILVL și GLVL sunt folosite pentru arbitrarea întreruperilor și, eventual, pentru o arbitrare secundară în situația unor cereri cu aceeași prioritate sosite simultan.

Atenție! Toate întreruperile cu aceeași prioritate trebuie să fie programate în grupuri cu priorități diferite.

Pentru întreruperile servite de PEC, numărul canalului asociat este derivat din câmpurile ILVL și GLVL. Astfel, programând o sursă cu prioritatea 15, sunt selectate canalele PEC7...4 în timp ce o prioritate 14 selectează canalele PEC3...0 (numărul canalului PEC este determinat de cel mai puțin semnificativ bit al ILVL la care se adaugă cei doi biți ai GLVL). În acest mod cererile PEC simultane sunt tratate în ordinea priorității, de la PEC7 la PEC0.

Tabelul 2.18 prezintă lista excepțiilor hardware și software, locația vectorilor asociați, numărul și priorităților excepțiilor.

Întreruperile software pot fi generate de la orice adresă de vector, între 00'0000h și 00'01FCh. Prioritatea întreruperii software este cea definită de câmpul de biți ILVL din registrul PSW (descriș în paragraful 1.14.3.b).

COUNT	Destinat numărării transferurilor PEC. Conținutul câmpului COUNT stabilește acțiunea canalului PEC: efectuarea unui număr oarecare de deplasări, transfer continuu sau nici un transfer.						
	COUNT anterior	COUNT modificat	Indicator întrerupere	Acțiunea canalului PEC			
	FFh	FFh	0	Transfer continuu.			
	FEh...02h	FDh...01h	0	Numărul de transferuri stabilit de COUNT.			
	01h	00h	1	Oprire servicii PEC; generare întrerupere.			
	00h	00h	(1)	Nici o acțiune.			
DSTP0 – 00'FCE2h		DSTP4 – 00'FCF2h		SRCP0 – 00'FCE0h		SRCP4 – 00'FCF0h	
DSTP1 – 00'FCE6h		DSTP5 – 00'FCF6h		SRCP1 – 00'FCE4h		SRCP5 – 00'FCF4h	
DSTP2 – 00'FCEAh		DSTP6 – 00'FCFAh		SRCP2 – 00'FCE8h		SRCP6 – 00'FCF8h	
DSTP3 – 00'FCEEh		DSTP7 – 00'FCFEh		SRCP3 – 00'FCECh		SRCP7 – 00'FCFCh	
SRPCx și DSTPx specifică locațiile între care datele vor fi transferate.							

În mod normal, canalul PEC permite servirea unui număr specificat de cereri până când COUNT, prin decrementare, ajunge la valoarea 00h. În această situație este activată o întrerupere specifică numărului canalului PEC.

Transferul continuu este selectat dacă valoarea COUNT este inițializată cu FFh. În acest caz COUNT nu este decrementat și canalul PEC respectiv va servi orice cerere până când va fi dezactivat.

Când COUNT este decrementat de la 01h la 00h după un transfer, indicatorul de întrerupere nu este șters, generând o nouă cerere de întrerupere de la aceeași sursă.

Dacă valoarea lui COUNT este 00h, canalul respectiv este inactiv, în schimb este activată rutina de tratare asociată evenimentului. Aceasta permite alegerea, dacă o întrerupere de nivel 15 sau 14 este tratată de PEC sau de rutina de tratare.

Transferurile PEC sunt efectuate numai dacă prioritatea lor este mai mare decât prioritatea procesorului. Toate sursele de cereri de întrerupere trebuie să folosească fiecare canale PEC diferite, altminteri pentru cereri simultane va fi efectuat un singur transfer.

Indicatorii sursă și destinație (SRCPx, respectiv DSTPx) desemnează locațiile între care datele sunt mutate. Fiecare pereche de indicatori este asociată câte unuia din cele 8 canale PEC. Transferul datelor prin canalele PEC nu folosește registrele DPP întrucât SRCPx și DSTPx sunt folosite numai în interiorul segmentului zero.

Locațiile indicatorilor pentru canalele PEC neutilizate pot fi folosite pentru păstrarea datelor, ca memorie RAM.

Atenție! Setarea transferului unui cuvânt (BWT=0) obligă respectivul canal PEC să lucreze cu indicatorii sursă și destinație la adrese pare.

1.16.3 Prioritățile sistemului de întreruperi

Întreruperile propriu-zise și transferurile PEC pot fi validate, arbitrate și, eventual, dacă au *câștigat* arbitrajul, pot fi servite sau dimpotrivă, pot fi dezactivate, situație în care cererea este neglijată și nu este servită.

Validarea și invalidarea întreruperilor poate fi făcută prin trei mecanisme:

- Biții de control (...IE) permit comutarea fiecărei surse de cereri, astfel încât modulul respectiv poate emite o cerere de întrerupere sau nu. De asemenea, există și posibilitatea validării/invalidării globale prin bitul IEN din registrul PSW;
- Nivelul de prioritate selectează automat un grup de întreruperi care vor fi recunoscute, neglijând celelalte surse. Prioritatea unei surse care câștigă arbitrarea este comparată în permanență cu prioritatea unității centrale (biții ILVL din PSW), întreruperea fiind servită numai dacă are o prioritate mai mare ca a unității centrale. Un modul intern care are setat nivelul de prioritate 0 va avea dezactivată întreruperea.
- Instrucțiunile ATOMIC și EXTEND dezactivează automat toate cererile de întrerupere pe durata următoarelor 1...4 instrucțiuni.

Administrarea sistemului de întreruperi se face prin crearea unor clase de întreruperi, clase care acoperă un set de întreruperi cu aceeași importanță; întreruperile din aceeași clasă nu trebuie să incomodeze una pe alta. Circuitul 80C167 realizează aceasta prin două procedee:

- Clase cu până la 4 membri care folosesc același nivel de întrerupere (ILVL) dar sunt diferențiate prin grupul de priorități (GLVL). Aceasta este funcționarea implicită a sistemului de întreruperi;
- Se pot realiza clase cu mai mult de 4 membri prin asocierea a două nivele de priorități (ILVL), fiecare cu grupurile sale. Fiecare rutină de tratare a întreruperilor din interiorul acestei clase va seta nivelul unității centrale la un cel mai mare nivel de prioritate din clasă. Toate cererile cu prioritate egală sau mai mică vor fi omise, adică nici o întrerupere a clasei definite nu va fi servită.

1.16.4 Salvarea stării programului pe durata întreruperii

Înainte ca o întrerupere să fie servită, starea programului curent este salvată în stiva sistem. Automat, sunt salvate, în ordine, registrele PSW, CSP (dacă este validată segmentarea) și IP.

Nivelul curent al priorității procesorului este adus la valoarea priorității întreruperii care este servită. Dacă este în curs de execuție o înmulțire sau împărțire este setat bitul MULIP din registrul PSW. Indicatorul ...IR al întreruperii servite este șters. Registrul IP este încărcat cu vectorul asociat întreruperii iar CSP este șters (dacă segmentarea este validată). Registrele DPP și CP nu sunt afectate.

În momentul executării instrucțiunii de întoarcere din rutina de tratare a întreruperii (RETI), informațiile din stivă sunt descărcate în ordine inversă: IP, CSP și PSW.

Programatorul, de regulă, trebuie să salveze în rutina de tratare toate registrele folosite. Normal, aceste registre sunt salvate în stivă la începerea rutinei și readuse din stivă înainte de comanda de revenire în programul principal.

Circuitul 80C167 permite ca printr-o singură instrucțiune, `SCXT`, să salveze toate registrele de lucru (`GPR`). Instrucțiunea nu salvează în stivă cele 16 registre ci, pur și simplu, modifică registrul `CP` care conține adresa de bază a bancului `GPR`. Totuși, celelalte registre utilizate eventual în subrutină (`DPPx`, `MDH`, `MDL` etc.) trebuie salvate clasic, în stiva sistem.

1.16.5 Timpul de răspuns la întrerupere

Timpul de răspuns la întrerupere reprezintă timpul între setarea unui indicator de cerere a întreruperii și momentul în care unitatea centrală dă controlul rutinei de tratare a întreruperii.

Datorită modului de lucru al unității centrale prin stiva de instrucțiuni, înainte de a se da controlul rutinei de tratare, sunt executate instrucțiunile prezente în stivă; în concluzie, timpul de execuție al acestora influențează timpul de achitare al întreruperii.

Timpul minim de răspuns este de 5 tacte (125 ns pentru procesor la 40 MHz) și este atins cu respectarea următoarelor condiții: instrucțiunile sunt citite din memoria ROM internă, nu se execută accesări ale memoriei externe și setarea indicatorului de întrerupere s-a produs în ultima fază a unui ciclu de instrucțiune. Dacă indicatorul de întrerupere este setat pe prima fază a unei instrucțiuni, timpul de răspuns este de 6 tacte (150 ns pentru procesor la 40 MHz).

Timpul de răspuns crește corespunzător pentru orice întârziere produsă de instrucțiunea curentă (`N`) sau cele două anterioare (`N-1` și `N-2`) executate înainte de intrarea în rutină, cum ar fi:

- dacă instrucțiunea `N` modifică registrul `PSW` și instrucțiunea `N-1` a actualizat indicatorii de stare, timpul de răspuns poate crește cu două tacte (50 ns);
- dacă instrucțiunea `N` citește un operand din memoria ROM internă, sau dacă este o instrucțiune de apel sau revenire din subrutină, excepție software sau acces de tipul `MOV Rn, [Rm+#Data16]`, timpul de răspuns poate crește cu două tacte (50 ns);
- condițiile interne între instrucțiunile `N-2/N-1`, `N-1/N` sau `N` impun o modificare a registrelor `PSW` sau `SP`, timpul de răspuns poate crește cu un tact (25 ns).

Cazul cel mai defavorabil este atins pentru 12 tacte (300 ns pentru procesor la 40 MHz). În general, programatorul trebuie să evite următoarele:

- încărcarea instrucțiunilor din locații externe;
- citirea operanzilor din locații externe;
- scrierea rezultatului în locații externe.

Problema este diferită în cazul folosirii canalelor `PEC`, modalitate care, prin definiție, este mai rapidă.

Timpul minim de răspuns este de 3 tacte (75 ns pentru procesor la 40 MHz) și este atins cu respectarea următoarelor condiții: instrucțiunile sunt

citite din memoria ROM internă, nu se execută accesări ale memoriei externe și setarea indicatorului de întrerupere s-a produs în ultima fază a unui ciclu de instrucțiune. Dacă indicatorul de întrerupere este setat pe prima fază a unei instrucțiuni, timpul de răspuns este de 4 tacte (100 ns pentru procesor la 40 MHz).

În mod similar cu întreruperile standard, funcție de condițiile specifice întâlnite în momentul setării indicatorului de întrerupere, timpul de răspuns pentru servirea PEC poate crește, dar nu mai mult de 9 tacte (225 ns pentru procesor la 40 MHz).

1.16.6 Întreruperile externe

Cu toate că circuitul 80C167 nu are disponibili pini special dedicați achiziționării întreruperilor externe, există mai multe posibilități de a reacționa la evenimente externe asincrone folosind un număr de linii de intrare-ieșire ca intrări de întreruperi.

Semnalele externe pot fi conectate la:

- Pinii CC0IO...CC31IO (intrări comparare/ieșiri captură) de la modulele CAPCOM;
- Pinii T4IN, T2IN – intrări timer;
- CAPIN – intrarea captură a bancului de timere GPT2.

Pentru fiecare din acești pini, declanșarea întreruperii sau transferului PEC pot fi produse de tranziții ale semnalului de intrare fie pozitive, fie negative, fie ambele.

Selectarea frontului este realizată într-un registru de control al perifericului asociat portului respectiv. Prioritatea întreruperii este determinată de registrul de control al întreruperii de la modulul respectiv iar vectorul rutinei de tratare va fi cel prestabilit pentru modul.

Atenție! Pentru a putea fi folosit ca intrare de întrerupere externă, pinii trebuie setați ca intrări în registrul de control al portului respectiv.

În tabelul 2.20 sunt prezentați pinii porturilor care pot fi folosiți ca surse de întreruperi externe, funcțiile de bază a pinilor și registrele de control.

Tabelul 1.33		
Pin	Funcție de bază	Registru de control
P2.0...15	Registru 0...15 CAPCOM	CC0...CC15
P8.0...7	Registru 16...23 CAPCOM	CC16...CC23
P1H4...7	Registru 24...27 CAPCOM	CC24...CC27
P7.4...7	Registru 28...31 CAPCOM	CC28...CC31
P3.2	Intrare timer auxiliar T2	T2CON
P3.5	Intrare timer auxiliar T4	T4CON
P3.7	Intrare captură banc timere GPT2	T5CON

Când un pin CCxIO se folosește ca intrare de întrerupere externă, câmpul de biți CCMODx din registrul corespunzător CCx trebuie setat corespunzător:

- dacă CCMODx=01h, întreruperea este generată de un front crescător pe pinul CCxIO;

- dacă $CCMODx=02h$, întreruperea este generată de un front descrescător pe pinul $CCxIO$;
- dacă $CCMODx=03h$, întreruperea este generată atât de un front crescător, cât și descrescător pe pinul $CCxIO$.

În aceste trei cazuri conținutul timerului CAPCOM va fi păstrat în registrul de captură CCx , indiferent dacă timerul funcționează sau nu. Dacă indicatorul $CCxIE$ este setat, este solicitat un transfer PEC sau o întrerupere cu vectorul $CCxINT$.

Pinii $T2IN$ și $T4IN$ pot fi utilizați pentru generarea unei întreruperi externe când timerele $T2$ sau $T4$ asociate sunt configurate în modul capturare (câmpurile $T2M$ sau $T4M$ din $T2CON$, respectiv $T4CON$, sunt egale cu $03h$).

Frontul activ al semnalului este determinat de câmpurile $T2IR$ și $T4IR$ din registrele $T2IC$, respectiv $T4IC$:

- front crescător, pentru $T2IR$ sau $T4IR$ egali cu $01h$;
- front crescător, pentru $T2IR$ sau $T4IR$ egali cu $02h$;
- ambele fronturi, pentru $T2IR$ sau $T4IR$ egali cu $02h$.

În aceste trei cazuri, conținutul registrului timerului auxiliar $T3$ va fi capturat în registrele $T2$ sau $T4$, funcție de tranzițiile de pe pinii $T2IN$ sau $T4IN$. Dacă indicatorii $T2IE$ sau $T4IE$ sunt setați, este solicitat un transfer PEC sau o întrerupere cu vectorii $T2INT$, respectiv $T4INT$.

Pinul $CAPIN$ diferă puțin de ceilalți pini de intrare de timer, el putând fi utilizat pentru generarea unei întreruperi fără a afecta funcțiile perifericului. Dacă indicatorul $T5SC$ din registrul $T5CON$ este șters, funcția de captură a registrului $CAPREL$ nu este activă iar orice tranziție a semnalului pe pinul $CAPIN$ va seta indicatorul de întrerupere $CRIR$ din registrul $CRIC$.

Astfel, registrul $CAPREL$ poate fi încă utilizat pentru reîncărcarea timerului $T5$ din bancul GPT2, în timp ce pinul $CAPIN$ este folosit ca sursă externă de întrerupere.

Câmpul CI din registrul $T5CON$ stabilește modul de activare a întreruperii funcție de tranziția semnalului:

- $CI=01h \Rightarrow$ întreruperea este generată de frontul crescător;
- $CI=02h \Rightarrow$ întreruperea este generată de frontul descrescător;
- $CI=03h \Rightarrow$ întreruperea este generată de ambele fronturi.

În toate situațiile, dacă bitul $CRIE$ este setat, vor fi solicitate un transfer PEC sau o întrerupere cu vectorul $CRINT$.

Pinii de intrare descriși până acum ca surse de întreruperi externe sunt testați la fiecare 200 ns de unitatea centrală, astfel încât evenimentele externe sunt explorate și detectate la 200 ns (pentru procesor la 40 MHz).

Circuitul 80C167 dispune de alți 8 pini care pot fi utilizați ca surse de întrerupere externă, cu diferența că aceștia sunt explorați la fiecare 25 ns, chiar mai repede decât întreruperile interne.

Este vorba de 8 pini ai portului P2 (P2.8...P2.15, funcții alternative CC8IO...CC15IO) care pot fi programați individual în acest mod de *întrerupere rapidă*, de asemenea, putând selecta tipul tranziției semnalului. Registrul de control al întreruperilor externe EXICON este prezentat în tabelul 2.21.

Tabelul 1.34								
EXICON (F1C0)	EXI7E	EXI6E	EXI5E	EXI4E	EXI3E	EXI2E	EXI1E	EXI0E
EXIxE	'00': întreruperea externă inactivă; mod implicit; '01': întrerupere pe front crescător; '10': întrerupere pe front descrescător; '11': . întrerupere pe ambele fronturi.							

Toate aceste întreruperi externe folosesc canalele CC8...CC15 și vectorii lor de întrerupere. Utilizarea pinilor respectivi pentru captură/comparare nu mai este posibilă, dar se pot folosi în continuare ca pini de intrare-ieșire.

Atenție! Chiar dacă întreruperile de pe acești pini sunt eșantionate la 25 ns, arbitrarea și prelucrarea întreruperilor este făcută tot la 100 ns.

1.16.7 Excepții

Excepțiile sunt tratate ca întreruperi standard. Totuși, excepțiile oferă posibilitatea ocolirii procesului de arbitrare a priorității, procedură în care este necesară o reacție imediată a sistemului. Excepțiile sunt nemascabile și sunt întotdeauna prioritare față de întreruperile normale, indiferent de prioritatea acestora. Circuitul 80C167 oferă două astfel de mecanisme:

- excepții hardware – declanșate de evenimente care apar în timpul execuției programului (acces ilegal la memorie, coduri inexistente etc.);
- excepții software – inițiate prin program.

a) Excepțiile software

Sunt inițiate de instrucțiunea TRAP care produce un apel prin program la o rutină de tratare a întreruperii. Numărul excepției specificat ca operand al instrucțiunii TRAP definește vectorul, de unde va fi executat saltul.

Execuția instrucțiunii TRAP produce un efect similar cu o întrerupere tratată de același vector cu deosebirea că nu este afectat nici un indicator de întrerupere.

b) Excepțiile hardware

Excepțiile hardware sunt produse de erori sau stări specifice ale sistemului care survin pe durata rulării unui program și care nu pot fi detectate în fazele anterioare de proiectare a aplicației. O excepție poate fi generată și intenționat, de exemplu, pentru excepția UNDOPC (cod inexistent) se pot emula instrucțiuni adiționale.

În momentul în care a fost detectată una din cele opt excepții posibile pentru circuitul 80C167, unitatea centrală execută un salt la locația vectorizată pentru locația respectivă. Funcție de excepție, instrucțiunea care a cauzat-o poate fi terminată sau ignorată înainte de a se da controlul rutinei de tratare a excepției.

PRTFLT	Setat dacă una din instrucțiunile speciale protejate este executată fără a respecta condițiile specificate. Instrucțiunile protejate sunt: DISWDT, EINIT, IDLE, PWRDN, SRST și SRVWDT.
ILLOPA	Setat în momentul în care este încercat un acces (scriere sau citire) de operand pe 16 biți la o adresă impară.
ILLINA	Setat dacă este executat un salt la o adresă impară.
ILLBUS	Setat în condițiile în care fără a fi definită magistrala externă, există o solicitare de acces la aceasta (încărcare cod, scriere sau citire operanzi).

Atenție! Rutinele de tratare a excepțiilor trebuie să șteargă indicatorul din registrul TFR.

Setarea prin program a unui indicator din registrul TFR are același efect cu acela al unei setări hardware.

Inițializările sistemului (reset, reset software și reset timer watchdog) pot fi asimilate unor excepții cu nivel de prioritate I și vector la adresa 00'0000h. Aceste excepții au prioritatea cea mai mare și întrerup orice altă activitate a procesorului.

Excepțiile din clasa A sunt următoarele ca prioritate. În situația în care survin simultan întreruperi de clasa A, este stabilită intern următoarea prioritate: NMI, SKTOF, STKUF.

Excepțiile din clasa B sunt cel mai puțin prioritare. Deoarece partajează același vector de întrerupere, cele cinci evenimente pot fi ordonate ca prioritate numai prin rutina de tratare a excepției.

1.17. Porturile de intrare-ieșire

Circuitul 80C167 dispune de un număr de 111 linii de intrare-ieșire organizate după cum urmează:

- un port de 16 biți (portul P2);
- opt porturi de 8 biți (porturile P0 format din P0L și P0H, P1 format din P1L și P1H, P4, P6, P7 și P8);
- un port de 15 biți (portul P3);
- un port de 16 biți numai pentru intrări (portul P5).

Toate aceste linii pot fi utilizate ca intrări/ieșiri de uz general controlate prin program sau pot fi folosite de modulele interne ori interfața cu magistrala externă.

Toate liniile sunt adresabile la nivel de bit; toate liniile sunt programabile individual ca intrări sau ieșiri (cu excepția portului P5). Unele porturi (P2, P3, P6, P7 și P8) pot fi programate individual ca ieșiri push-pull sau cu drenă în gol.

Un set de registre speciale controlează funcționarea porturilor de intrare-ieșire:

- P0L, P0H, P1L, P1H, P2, P3, P4, P5, P6, P7, P8 – registre de date;
- DP0L, DP0H, DP1L, DP1H, DP2, DP3, DP4, DP6, DP7, DP8 – registre control direcție semnale;

- ODP2, ODP3, ODP6, ODP7, ODP8 – registre control ieșiri.

Fiecare linie de port are cel puțin o funcție alternativă de intrare sau ieșire asociată.

Dacă pentru o anumită linie este folosită o funcție alternativă de ieșire, direcția acestui pin trebuie stabilită ca ieșire ($DPx.Y=1$) cu excepția unor semnale care sunt folosite direct după inițializare și sunt setate automat. Altminteri pinul rămâne în înaltă impedanță și nu afectează funcția alternativă. Bistabilul respectivei linii trebuie setat, întrucât ieșirea este trecută printr-o poartă ȘI-LOGIC cu linia de ieșire a funcției alternative.

Dacă pentru o anumită linie este folosită o funcție alternativă de intrare, direcția acestui pin trebuie stabilită ca intrare ($DPx.Y=0$ – implicit după inițializare). Totuși, dacă la pinul respectiv nu este conectat nici un dispozitiv extern, acesta se poate defini ca ieșire. În acest caz, funcția alternativă a pinului citește valoarea înscrisă în bistabilul de ieșire al portului. Procedura este utilă pentru testare.

Programatorul este responsabil pentru definirea direcției majorității liniilor de intrare-ieșire dacă sunt utilizate și funcțiile alternative. Există totuși anumite linii care comută automat direcția semnalelor. Ca exemplu poate fi dat portul P0, utilizat ca magistrală multiplexată de interfața EBC, care schimbă direcția de câteva ori pentru încărcarea unei instrucțiuni.

Toate porturile neutilizate pentru funcțiile alternative sunt disponibile utilizatorului ca linii de intrare-ieșire.

Atenție! Dacă porturile sunt utilizate ca ieșiri, pentru a preveni tranziții nedorite, este recomandabilă scrierea mai întâi a valorii urmată de setarea direcției portului.

Datorită efectelor stivei de instrucțiuni, instrucțiunile care setează pinii unui anumit port nu trebuie să fie succesive.

1.17.1 Portul P0

Cele două porturi de 8 biți P0L și P0H reprezintă jumătatea inferioară, respectiv superioară a portului P0. Fiecare port de 8 biți poate fi scris (inclusiv printr-un transfer PEC) fără a afecta cealaltă jumătate.

Dacă portul este utilizat ca intrare-ieșire, direcția fiecărei linii poate fi configurată prin registrele corespunzătoare DP0L și DP0H.

Structura registrelor de control ale portului P0 sunt indicate în tabelul 2.23.

Tabelul 1.36																
P0L (FF00h)	-	-	-	-	-	-	-	-	P0L.7	P0L.6	P0L.5	P0L.4	P0L.3	P0L.2	P0L.1	P0L.0
P0H (FF02h)	-	-	-	-	-	-	-	-	P0H.7	P0H.6	P0H.5	P0H.4	P0H.3	P0H.2	P0H.1	P0H.0
DP0L (F100h)	-	-	-	-	-	-	-	-	DP0L.7	DP0L.6	DP0L.5	DP0L.4	DP0L.3	DP0L.2	DP0L.1	DP0L.0

DP0H (F102h)	-	-	-	-	-	-	-	-	DP0H.7	DP0H.6	DP0H.5	DP0H.4	DP0H.3	DP0H.2	DP0H.1	DP0H.0
P0X.y	Registrul de date al portului P0L sau P0H bitul y.															
DP0X.y	0h: linia P0X.y este intrare; 1h: linia P0X.y este ieșire.															

Funcțiile alternative ale portului P0

Dacă EBC este validată, portul P0 este folosit ca magistrală de date sau magistrală multiplexată date/adrese. Dacă interfața externă este demultiplexată pe 8 biți, portul P0H este disponibil pentru utilizare ca linii de intrare-ieșire.

De asemenea, portul este folosit pentru configurarea automată a sistemului la inițializare. Astfel, inițial portul este configurat ca intrare și fiecare linie este prevăzută cu o rezistență internă pentru a asigura citirea unor nivele 1 LOGIC. Utilizatorul, prin intermediul unor rezistențe externe a căror valoare trebuie stabilită funcție de specificațiile circuitului (aceste rezistențe pot rămâne conectate permanent, fără a-i stânjeni funcționarea), are posibilitatea de a selecta anumiți pini care vor avea nivel 0 LOGIC.

La sfârșitul inițializării, configurația selectată va fi scrisă în registrul BUSCON0 iar liniile portului P0H vor fi înregistrate în registrul RP0H. În final, rezistențele interne sunt deconectate de la linii și portul P0 comută în modul de funcționare setat.

În timpul accesării magistralei externe în mod multiplexat, pe portul P0 sunt emise mai întâi adresa din interiorul segmentului curent după care portul este comutat ca intrare și așteaptă citirea datelor sau instrucțiunilor care urmează. Pe durata ciclurilor de scriere, P0 generează întâi adresa după care scrie octetul sau cuvântul.

Pe durata ciclurilor externe demultiplexate P0 citește instrucțiunile sau datele care sosesc ori generează octeți sau cuvinte de date.

Stabilirea direcției portului în situația validării EBC se face automat de către hardware. În această situație programul nu trebuie să execute scrieri către acest port.

Structura și direcția pinilor portului P0 pentru funcțiile alternative sunt prezentate în figura 2.15.

1.17.2 Portul P1

Cele două porturi de 8 biți P1L și P1H reprezintă jumătatea inferioară, respectiv superioară a portului P1. Fiecare port de 8 biți poate fi scris (inclusiv printr-un transfer PEC) fără a afecta cealaltă jumătate.

Dacă portul este utilizat ca intrare-ieșire, direcția fiecărei linii poate fi configurată prin registrele corespunzătoare DP1L și DP1H.




Figura 1.29. Funcțiile alternative ale portului P0

Structura registrelor de control ale portului P1 sunt prezentate în tabelul 2.24.

Tabelul 1.37																
P1L (FF04h)	-	-	-	-	-	-	-	-	P1L.7	P1L.6	P1L.5	P1L.4	P1L.3	P1L.2	P1L.1	P1L.0
P1H (FF06h)	-	-	-	-	-	-	-	-	P1H.7	P1H.6	P1H.5	P1H.4	P1H.3	P1H.2	P1H.1	P1H.0
DP1L (F104h)	-	-	-	-	-	-	-	-	DP1L.7	DP1L.6	DP1L.5	DP1L.4	DP1L.3	DP1L.2	DP1L.1	DP1L.0
DP1H (F106h)	-	-	-	-	-	-	-	-	DP1H.7	DP1H.6	DP1H.5	DP1H.4	DP1H.3	DP1H.2	DP1H.1	DP1H.0
P1X.y	Registrul de date al portului P1L sau P1H bitul y.															
DP1X.y	0h: linia P1X.y este intrare; 1h: linia P1X.y este ieșire.															

Funcțiile alternative ale portului P1

P1 este folosit ca magistrală de adrese A0...A15 în situația utilizării unei magistrale externe demultiplexate.

Pinii P1H.7...4 pot fi folosiți ca intrări de captură pentru modulele CAPCOM. De asemenea, aceste patru linii sunt utilizabile ca intrări pentru întreruperi externe. Ca un efect colateral, posibilitatea capturării unor intrări poate fi folosită și dacă portul este folosit ca magistrală de adrese. Astfel, unele modificări ale liniilor superioare de adrese pot fi detectate și declanșa cereri de întrerupere.

Pe durata accesării magistralei externe, portul P1 este folosit numai ca magistrală de adrese. Însă în aceeași situație, dacă accesul este multiplexat și

nici un registru $BUSCONx$ nu selectează o magistrală demultiplexată, portul P1 poate fi folosit ca port de uz general.

Structura și direcția pinilor portului P1 pentru funcțiile alternative sunt prezentate în figura 2.16.




Figura 1.30. Funcțiile alternative ale portului P1

1.17.3 Portul P2

Acest port este utilizat pentru intrări/ieșiri de uz general, pe 16 biți, direcția fiecărei linii putând fi selectată din registrul DP2. Fiecare ieșire poate fi comutată în mod push-pull sau drenă în gol prin intermediul registrului ODP2.

Structura registrelor de control ale portului P2 sunt prezentate în tabelul 2.25.

Tabelul 1.38																
P2 (FFC0h)	P2.15	P2.14	P2.13	P2.12	P2.11	P2.10	P2.9	P2.8	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
DP2 (FFC2h)	DP2.15	DP2.14	DP2.13	DP2.12	DP2.11	DP2.10	DP2.9	DP2.8	DP2.7	DP2.6	DP2.5	DP2.4	DP2.3	DP2.2	DP2.1	DP2.0
ODP2 (F1C2h)	ODP2.15	ODP2.14	ODP2.13	ODP2.12	ODP2.11	ODP2.10	ODP2.9	ODP2.8	ODP2.7	ODP2.6	ODP2.5	ODP2.4	ODP2.3	ODP2.2	ODP2.1	ODP2.0
P2.y	Registrul de date al portului P2 bitul y.															
DP2.y	0h: linia P2.y este intrare; 1h: linia P2.y este ieșire.															
ODP2.y	0h: linia P2.y este ieșire push-pull; 1h: linia P2.y este ieșire drenă în gol.															

Funcțiile alternative ale portului P2

Toate liniile portului P2 servesc și ca linii de intrare de captură sau linii de ieșire de comparare pentru modulul CAPCOM1 (CC0IO...CC15IO).

Dacă o linie a portului $P2$ este folosită ca o intrare de captură, starea bistabilului de intrare, care reprezintă starea pinului, este direcționată către modulul CAPCOM.

Când o linie a portului $P2$ este folosită ca o ieșire de comparare (pentru modurile 1 și 3; detalii suplimentare în paragraful 1.21), îndeplinirea condiției afectează direct bistabilul de ieșire al liniei.

În ambele situații, utilizatorul are acces liber la pinii portului, chiar dacă sunt folosiți ca intrări de captură. Dacă programul intenționează să scrie concomitent cu modulul de comparare, conform regulii generale are prioritate scrierea software.

Toate liniile $P2.0...P2.15$ pot fi utilizate ca intrări întreruperi externe standard iar $P2.8...P2.15$ pot fi folosite ca intrări întreruperi externe rapide ($EXxIN$). De asemenea, $P2.15$ este întrebuințat și ca intrare pentru timerul $T7$ al modulului CAPCOM2 ($T7IN$).

Structura și direcția pinilor portului $P2$ pentru funcțiile alternative sunt prezentate în figura 2.17.




Figura 1.31. Funcțiile alternative ale portului $P2$

1.17.4 Portul $P3$

Acest port este utilizat pentru intrări/ieșiri de uz general, pe 15 biți, direcția fiecărei linii putând fi selectată din registrul $DP3$. Majoritatea ieșirilor pot fi comutate în mod push-pull sau drenă în gol prin intermediul registrului $ODP3$.

Structura registrelor de control ale portului $P3$ sunt prezentate în tabelul 2.26.

Tabelul 1.39																															
P3 (FFC4h)	DP3.15	P3.15	-	DP3.13	P3.13	DP3.12	P3.12	DP3.11	P3.11	DP3.10	P3.10	DP3.9	P3.9	DP3.8	P3.8	DP3.7	P3.7	DP3.6	P3.6	DP3.5	P3.5	DP3.4	P3.4	DP3.3	P3.3	DP3.2	P3.2	DP3.1	P3.1	DP3.0	P3.0
DP3 (FFC6h)	DP3.15	P3.15	-	DP3.13	P3.13	DP3.12	P3.12	DP3.11	P3.11	DP3.10	P3.10	DP3.9	P3.9	DP3.8	P3.8	DP3.7	P3.7	DP3.6	P3.6	DP3.5	P3.5	DP3.4	P3.4	DP3.3	P3.3	DP3.2	P3.2	DP3.1	P3.1	DP3.0	P3.0
ODP3 (F1C6h)	-	-	-	ODP3.13	-	-	-	ODP3.11	-	ODP3.10	-	ODP3.9	-	ODP3.8	-	ODP3.7	-	ODP3.6	-	ODP3.5	-	ODP3.4	-	ODP3.3	-	ODP3.2	-	ODP3.1	-	ODP3.0	-
P3.y	Registrul de date al portului P3 bitul y.																														
DP3.y	0h: linia P3.y este intrare; 1h: linia P3.y este ieșire.																														
ODP3.y	0h: linia P3.y este ieșire push-pull; 1h: linia P3.y este ieșire drenă în gol.																														

Funcțiile alternative ale portului P3

Liniile portului P3 au multiple utilizări care includ intrări/ieșiri de control și semnale pentru timere, cele două interfețe seriale, semnalele de sincronizare $\overline{\text{BHE}}/\overline{\text{WRH}}$ și ieșirea ceasului sistem CLKOUT.

Dacă funcția alternativă este configurată ca o intrare, citirea se face din bistabilul de intrare care reflectă starea pinului. Aceste funcții sunt: T0IN, T2IN, T3IN, T4IN (intrări de numărare timere T0, T2, T3 respectiv T4), T3EUD (intrare de numărare sus/jos timer T3), CAPIN (intrare captură GPT2) și RxD0 (recepție ASC0).

Când funcția alternativă este o ieșire, semnalul este trecut printr-o poartă și-LOGIC cu ieșirea portului. Acest lucru implică programatorului setarea liniei ca ieșire (DP3.y=1) și apoi setarea pinului (P3.y=1). Semnalele de ieșire care folosesc portul P3 sunt: T3OUT (ieșire timer T3), T6OUT (ieșire timer T6), TxD0 (emisie ASC0), $\overline{\text{BHE}}/\overline{\text{WRH}}$ (octet superior valid/scriere octet superior) și CLKOUT (ceas sistem).

Semnalele MRST (emisie SSC), MTSR (recepție SSC) și SCLK (ceas transmisie SSC) sunt semnale atât de intrare cât și de ieșire.

Structura și direcția pinilor portului P3 pentru funcțiile alternative sunt prezentate în figura 2.18.




Figura 1.32. Funcțiile alternative ale portului P3

1.17.5 Portul P4

Portul P4 dispune de 8 linii de intrare-ieșire comandate prin registrul P4. Direcția semnalelor este programată prin registrul DP4. Structura celor două registre este prezentată în tabelul 2.27.

Tabelul 1.40																
P4 (FFC8h)	-	-	-	-	-	-	-	-	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
DP4 (FFCAh)	-	-	-	-	-	-	-	-	DP4.7	DP4.6	DP4.5	DP4.4	DP4.3	DP4.2	DP4.1	DP4.0
P4.y	Registrul de date al portului P4 bitul y.															
DP4.y	0h: linia P4.y este intrare; 1h: linia P4.y este ieșire.															

Funcțiile alternative ale portului P4

Pentru ciclurile externe care folosesc segmentarea memoriei, un număr variabil de pini ai portului P4 (funcție de conținutul câmpului SALSEL din registrul RPOH – descris în paragraful 1.15.3.b) sunt folosiți pentru generarea adreselor superioare. Eventualii pini rămași liberi pot fi întrebuințați ca linii de intrare-ieșire de uz general. Structura și direcția pinilor portului P4 pentru funcțiile alternative sunt prezentate în figura 2.19.




Figura 1.33. Funcțiile alternative ale portului P4

ODP6.y	0h: linia P6.y este ieșire push-pull;
	1h: linia P6.y este ieșire drenă în gol.

Funcțiile alternative ale portului P6

Funcție de conținutul registrului RP0H pot folosi ca ieșiri liniile portului P6 până la 5 semnale de selecție \overline{CSx} . De asemenea, portul P6 mai este folosit și de semnalele pentru arbitrarea magistralei externe (\overline{BREQ} , \overline{HLDA} și \overline{HOLD}). Structura și direcția pinilor portului P6 pentru funcțiile alternative sunt prezentate în figura 2.21.




Figura 1.35. Funcțiile alternative ale portului P6

Pentru a asigura selecția circuitelor în timpul inițializării sau cedării magistralei, liniile de selecție \overline{CSx} dispun de rezistențe interne de pull-up. Dacă este programată vreo ieșire în modul drenă în gol, rezistențele interne nu vor mai fi active.

1.17.8 Portul P7

Acest port este utilizat pentru intrări/ieșiri de uz general, pe 8 biți, direcția fiecărei linii putând fi selectată din registrul DP7. Fiecare ieșire poate fi comutată în mod push-pull sau drenă în gol prin intermediul registrului ODP7. Structura registrelor de control ale portului P7 sunt prezentate în tabelul 2.30.

Tabelul 1.43																
P7 (FFD0h)	-	-	-	-	-	-	-	-	P7.7	P7.6	P7.5	P7.4	P7.3	P7.2	P7.1	P7.0
DP7 (FFD2h)	-	-	-	-	-	-	-	-	DP7.7	DP7.6	DP7.5	DP7.4	DP7.3	DP7.2	DP7.1	DP7.0
ODP7 (F1D2h)	-	-	-	-	-	-	-	-	ODP7.7	ODP7.6	ODP7.5	ODP7.4	ODP7.3	ODP7.2	ODP7.1	ODP7.0
P7.y	Registrul de date al portului P7 bitul y.															
DP7.y	0h: linia P7.y este intrare;															
	1h: linia P7.y este ieșire.															
ODP7.y	0h: linia P7.y este ieșire push-pull;															
	1h: linia P7.y este ieșire drenă în gol.															

Funcțiile alternative ale portului P7

Liniile P7.4...P7.7 pot fi utilizate ca intrări de captură sau ieșiri de comparare CC28IO...CC31IO. La folosirea lor în acest scop trebuie să se țină cont de precauțiile descrise la portul P2. Similar, ca celelalte intrări/ieșiri CAPCOM, aceste linii pot fi utilizate și pentru achiziționarea unor întreruperi externe standard.

Liniile P7.0...P7.3 pot servi ca ieșiri pentru modulul modulator de impulsuri în durată (PWM). Semnalele de ieșire al acestor module sunt trecute printr-o poartă SAU-EXCLUSIV cu bistabilul de ieșire al portului pentru a permite negarea semnalului PWM (dacă P7.0...3=1). Structura și direcția pinilor portului P7 pentru funcțiile alternative sunt prezentate în figura 2.22.




Figura 1.36. Funcțiile alternative ale portului P7

1.17.9 Portul P8

Acest port este utilizat pentru intrări/ieșiri de uz general, pe 8 biți, direcția fiecărei linii putând fi selectată din registrul DP8. Fiecare ieșire poate fi comutată în mod push-pull sau drenă în gol prin intermediul registrului ODP8. Structura registrelor de control ale portului P8 sunt prezentate în tabelul 2.31.

Tabelul 1.44																
P8 (FFD4h)	-	-	-	-	-	-	-	-	P8.7	P8.6	P8.5	P8.4	P8.3	P8.2	P8.1	P8.0
DP8 (FFD6h)	-	-	-	-	-	-	-	-	DP8.7	DP8.6	DP8.5	DP8.4	DP8.3	DP8.2	DP8.1	DP8.0
ODP8 (F1D6h)	-	-	-	-	-	-	-	-	ODP8.7	ODP8.6	ODP8.5	ODP8.4	ODP8.3	ODP8.2	ODP8.1	ODP8.0
P7.y	Registrul de date al portului P8 bitul y.															
DP8.y	0h: linia P8.y este intrare; 1h: linia P8.y este ieșire.															
ODP8.y	0h: linia P8.y este ieșire push-pull; 1h: linia P8.y este ieșire drenă în gol.															

Funcțiile alternative ale portului P8

Toate liniile portului P8 pot fi folosite, cu precauțiile descrise la portul P2 ca linii de intrare-ieșire pentru modulul CAPCOM și, de asemenea, pentru achiziționarea întreruperilor externe. Structura pinilor portului P8 pentru funcțiile alternative sunt prezentate în figura 2.23.




Figura 1.37. Funcțiile alternative ale portului P8

1.18. Modulatorul de impulsuri în durată

Modulul pentru modularea impulsurilor în durată PWM permite generarea a patru semnale modulate în durată independente. Pentru un circuit cu frecvența de ceas de 20 MHz, frecvența acestor semnale este cuprinsă între 4.8 Hz și 10 MHz (impulsuri aliniate pe front) sau între 2.4 Hz și 5 MHz (semnale aliniate central).

Modulul PWM constă în 4 canale independente. Fiecare canal conține un numărător sus/jos de 16 biți PTx , un registru de 16 biți pentru perioada de repetiție PWx , un registru de 16 biți pentru durata impulsului PPx , un bistabil virtual, două comparatoare, precum și logica de control necesară. Lucrul celor patru canale este controlat de două registre $PWMCON0$ și $PWMCON1$ iar pentru controlul întreruperilor generate de PWM se folosește registrul $PWMIC$.

De asemenea, un control asupra ieșirilor PWM îl au și registrele speciale ale portului P7 ($P7$, $DP7$ și $ODP7$) prezentate în paragraful 1.17.8.

Schema bloc a modulelor PWM este prezentată în figura 2.24 (zonele hașurate reprezintă registrele aflate sub controlul utilizatorului).




Figura 1.38. Schema bloc a modulului PWM

1.18.1 Moduri de operare

Modulul PWM dispune de patru moduri de funcționare:

- PWM standard: generează impulsuri aliniate pe front;

- PWM simetric: generează impulsuri aliniate central;
- Salvă (*burst*): generează grupuri de impulsuri;
- Impuls singular (*single shot*): generează un singur impuls.

Atenție! Ieșirile POUT_x sunt trecute printr-o poartă SAU-EXCLUSIV cu ieșirile corespunzătoare ale portului P7. Setarea liniei respective poate produce inversarea semnalului.

a) Modul 0

Modul 0 este selectat prin ștergerea bitului PM_x din registrul PWMCON1. În acest mod, numărătorul PT_x al canalului respectiv numără crescător până când atinge valoarea registrului de perioadă PP_x. Următorul impuls de ceas provoacă inițializarea numărătorului.

Semnalul de ieșire POUT_x este în nivel 1 LOGIC cât timp conținutul numărătorului este mai mare sau egal cu conținutul registrului PW_x. Semnalul este comutat în nivel 0 LOGIC o dată cu inițializarea numărătorului.

În concluzie, perioada de repetiție este dată de relația:

$$T_{\text{PWM Mod0}} = [PP_x] + 1$$

Factorul de umplere al impulsului generat este programabil între 100% (registrul PW_x=0) și 0% (registrul PW_x=PP_x).

Acest mod este denumit și *alinat pe front* întrucât valoarea registrului PW_x afectează numai frontul crescător al impulsului, în timp ce frontul descrescător este determinat de ștergerea numărătorului la atingerea valorii din PP_x.

Modul de funcționare este ilustrat în figura 2.25.a.

b) Modul 1

Modul 1 este ales prin setarea bitului PM_x din registrul PWMCON1. În acest mod, numărătorul PT_x al canalului respectiv numără crescător până când atinge valoarea registrului de perioadă PP_x. Următorul impuls de ceas provoacă schimbarea direcției de numărare a numărătorului care continuă să numere descrescător până atinge valoarea 0h. Următorul impuls de ceas comută iar direcția de numărare, crescător, procedura continuând în același mod.

Ieșirea PWM este în starea 1 LOGIC cât timp conținutul PT_x este mai mare sau egal cu valoarea PP_x. Ieșirea este comutată în 0 LOGIC când valoarea PT_x scade sub valoarea PP_x.

Perioada semnalului PWM în modul 1 se poate calcula cu relația:

$$P_{\text{PWM Mod1}} = 2 \cdot [PP_x] + 2$$

Acest mod este denumit și *alinat central* întrucât valoarea registrului PW_x afectează fronturile crescătoare și descrescătoare ale impulsului, în mod simetric.

Modul de funcționare este ilustrat în figura 2.25.b.

c) Modul 2

Modul 2 este selectat setând indicatorul $PB01$ din registrul $PWMCON1$.

Acest mod combină semnalele canalelor $PWM0$ și $PWM1$ (printr-o poartă ȘI-LOGIC) pe pinul de ieșire al canalului $PWM0$. Semnalul produs de $PWM1$ este disponibil în continuare pe pinul $POUT1$.

Modul de funcționare este ilustrat în figura 2.25.c.

Atenție! Ieșirile $POUTx$ sunt funcții alternative ale portului $P7$. Ieșirile portului $P7$ pot fi setate să fie cu drenă în gol, situație în care, prin intermediul unor rezistențe externe pot fi realizate conexiuni ȘI-CABLAT între ieșirile $POUTx$, permițând suficiente combinații între modulele PWM pentru obținerea unor trenuri de impulsuri.

d) Modul 3

Modul 3 este selectat setând indicatorii PSx din registrul $PWMCON1$. Acest mod este disponibil numai pentru canalele $PWM2$ și 3.

În acest mod, timerul PTx este pornit prin program iar el numără până la atingerea valorii din registrul PPx . Următorul impuls de ceas provoacă ștergerea PTx și oprirea numărării.

Ieșirea PWM este comutată în nivel 1 LOGIC cât timp $PTx \geq PWx$. Semnalul este comutat în 0 LOGIC după ștergerea PTx , adică $PTx < PWx$.

În concluzie, setarea modulului PWM în acest mod produce un impuls singular care are frontul crescător declanșabil prin program iar durata controlată prin registrele PWx și PPx .

Chiar după declanșarea numărării (realizată prin setarea indicatorului $PTRx$ din registrul $PWMCON0$), durata impulsului poate fi modificată prin program, scriind în registrul PTx . Aceste multiple redeclanșări sunt posibile oricând timerul este activ ($PTRx=1$). De exemplu, dacă registrul PTx este încărcat cu valoarea din PPx , următorul impuls va declanșa oprirea numărătorului.

Modul de funcționare este ilustrat în figura 2.25.d.




Figura 1.39. Modurile de funcționare ale PWM

1.18.2 Registrele speciale ale PWM

Modulul PWM este controlat prin intermediul a două seturi de registre:

- formele de undă sunt programate de PTx , PPx și PWx ;
- controlul funcționării și a întreruperii este asigurat de registrele $PWMCON0$, $PWMCON1$ și $PWMIC$.

a) Numărătorul PTx

Prin intermediul bitului $PTIx$ din registrul $PWMCON0$ se poate selecta pentru fiecare numărator PTx frecvența de numărare (fie frecvența ceasului sistem, fie aceasta divizată cu 64). Frecvența este aplicată numărătoarelor dacă biții corespunzători $PTRx$ sunt setați.

În tabelul 2.32 sunt prezentate câteva frecvențe produse de PWM pentru un circuit cu ceas sistem la 20 MHz, funcție de modurile de operare, frecvența de intrare și conținutul registrului durată impuls.

Tabelul 1.45						
Mod	Frecvență	PWx 8 biți	PWx 10 biți	PWx 12 biți	PWx 14 biți	PWx 16 biți
Mod 0	f_{CPU}	78.13 kHz	19.53 kHz	4.88 kHz	1.22 kHz	305 Hz
	$f_{CPU}/64$	1.22 kHz	305 Hz	76.3 Hz	19.1 Hz	4.77 Hz
Mod 1	f_{CPU}	39.1 kHz	9.77 kHz	2.44 kHz	610 Hz	152.6 Hz
	$f_{CPU}/64$	610 Hz	152.6 Hz	38.15 Hz	9.54 Hz	2.4 Hz

b) Registrul de perioadă PPx

Este un registru de 16 biți care este folosit pentru programarea perioadei ciclului PWM, adică a frecvenței de repetiție. În funcționare, este comparată

valoarea registrelor PP_x și PT_x , la egalitate, funcție de modul de lucru, executându-se ștergerea registrului PT_x și schimbarea direcției de numărare.

c) Registrul de durată PW_x

Registrul de 16 biți PW_x controlează valoarea coeficientului de umplere al semnalului PWM.

Unitatea centrală verifică egalitatea între un registru tampon (care păstrează valoarea PW_x) și conținutul PT_x . Registrul tampon este inițializat la începutul fiecărui ciclu PWM cu conținutul registrului PW_x sau în timpul scrierii acestuia, în ultima situație fiind obligatoriu ca numărătorul să fie oprit.

Dacă $PT_x \geq PW_x$, ieșirea PWM este trecută în starea 1 LOGIC.

Locațiile registrelor PT_x , PP_x și PW_x sunt indicate în tabelul 2.33.

Tabelul 1.46							
PWM0		PWM1		PWM2		PWM3	
PT0	F030h	PT1	F032h	PT2	F034h	PT3	F036h
PP0	F038h	PP1	F03Ah	PP2	F03Ch	PP3	F03Eh
PW0	FE30h	PW1	FE32h	PW2	FE34h	PW3	FE36h

d) Registrele de control PWMCON0 și PWMCON1

Registrul PWMCON0 controlează funcționarea celor patru numărătoare și administrează întreruperile modului. Prin intermediul unor instrucțiuni pe câmpuri de biți (de exemplu BFLDL sau BFLDH) este posibilă comutarea simultană, pentru toate numărătoarele a modului de funcționare.

Registrul PWMCON1 controlează modul de funcționare și semnalele de ieșire a celor patru canale PWM.

Structura celor registre este prezentată în tabelul 2.34.

Tabelul 1.47																
PWMCON0 (FF30h)	PIR3	PIR2	PIR1	PIR0	PIE3	PIE2	PIE1	PIE0	PTI3	PTI2	PTI1	PTI0	PTR3	PTR2	PTR1	PTR0
PIRx	0h: nu sunt generate întreruperi; 1h: canalul x generează întreruperi.															
PIEx	0h: întreruperea generată de canalul x dezactivată; 1h: întreruperea generată de canalul x validată.															
PTIx	0h: timerul x numără cu frecvența unității centrale; 1h: timerul x numără cu $f_{CPU}/64$.															
PTRx	0h: timerul x este deconectat de la intrarea de ceas; 1h: timerul x este conectat de la intrarea de ceas.															
PWMCON1 (FF32h)	PS3	PS2	-	PB01	-	-	-	-	PM3	PM2	PM1	PM0	PEN3	PEN2	PEN1	PEN0
PSx	0h: nu are nici o semnificație; 1h: canalul x lucrează în modul 3.															
PB01	0h: nu are însemnătate; 1h: canalele 0 și 1 lucrează în modul 2.															
PMx	0h: canalul x lucrează în modul 0; 1h: canalul x lucrează în modul 1.															
PENx	0h: ieșirea canalului x dezactivată (se generează numai întreruperi); 1h: ieșirea canalului x funcțională.															

Atenție! Ștergerea în timpul funcționării canalului PWM_x a bitului PTR_x oprește numărătorul, menținând neschimbată ieșirea corespunzătoare.

Modificarea prin program a registrului PTx produce actualizarea imediată a ieșirii.

1.18.3 Întreruperile modulului PWM

Fiecare din cele patru canale PWM pot genera o cerere individuală de întrerupere. Fiecare din aceste canale activează un modul de întrerupere PWM care, la rândul său, solicită o întrerupere controlerului de întrerupere.

Rutina de tratare trebuie să determine, pe baza indicatorului PIR din registrul $PWMCON0$, ce canal a generat întreruperea. Indicatorii $PIRx$ sunt setați la începutul unui nou ciclu $PWMx$.

Atenție! Indicatorii $PIRx$ nu sunt șterși automat de circuit la intrarea în rutina de tratare a întreruperii astfel încât este obligatorie ștergerea lor prin program.

Structura registrului $PWMIC$ este identică cu a celorlalte registre de control a întreruperilor descrise în paragraful 1.16.1, tabelul 2.17.

1.19. Convertorul analog numeric

Circuitul 80C167 dispune de un convertor analog/numeric cu o rezoluție de 10 biți, un circuit de eșantionare și un multiplexor analogic pentru selectarea uneia din cele 16 intrări analogice (intrări partajate cu portul $P5$).

Este recomandabil ca tensiunile de referință V_{AREF} și V_{AGND} să fie generate printr-o sursă separată de cea a circuitelor logice pentru a reduce interferențele cu alte semnale.

Controlul funcționării ADC este asigurat de registrele $ADCON$ (selectare mod funcționare, canal convertit etc.), $ADAT$ și $ADAT2$ (rezultate conversie).

Întreruperile generate de convertor sunt administrate de registrele $ADCIC$ și $ADEIC$.

Schema bloc a modulului ADC este prezentată în figura 2.26.




Figura 1.40. Structura internă a modulului ADC

1.19.1 Moduri de lucru

Modulul ADC permite următoarele moduri de conversie:

- conversie singulară;
- conversie continuă;
- conversie multiplă singulară;
- conversie multiplă continuă;

- așteptare semnal citire rezultat;
- inserare canal.

Funcționarea modului ADC este controlată de registrul special **ADCON**, rezultatul conversiei este păstrat în registrul **ADAT** iar, în cazul unei conversii inserate, în registrul **ADAT2**. Structura celor trei registre este prezentată în tabelul 2.35.

Tabelul 1.48													
ADCON (FFA0h)	ADCTC	ADSTC	ADCRQ	ADCIN	ADWR	ADBSY	ADST			ADM		ADCH	
ADCTC	Control timp conversie. Descriș în paragraful 1.19.2.												
ADSTC	Control timp eșantionare. Descriș în paragraful 1.19.2.												
ADCRQ	Indicator cerere inserare canal.												
ADCIN	Validare cerere inserție canal.												
ADWR	Regim așteptare semnal citire rezultat.												
ADBSY	Conversie în curs.												
ADST	Start conversie.												
ADM	'00': conversie singulară; '01': conversie continuă; '10': conversie multiplă singulară; '11': conversie multiplă continuă.												
ADCH	Selectare canal intrare. În mod multiplu, selectează primul canal convertit.												
ADAT (FEA0h)	CHNR		–	–						ADRES			
CHNR	Numărul intrării convertite.												
ADRES	Rezultat conversie curentă (10 biți).												
ADAT2 (FOA0h)	CHNR		–	–						ADRES			
CHNR	Numărul intrării inserate.												
ADRES	Rezultat conversie inserată (10 biți).												

Conversii singulare

Aceste moduri sunt selectate prin intermediul câmpului **ADM** având valoarea 0h (conversie singulară) sau 1h (conversie multiplă).

După pornirea convertorului prin intermediul **ADST**, indicatorul **ADBSY** va fi setat și intrarea specificată în **ADCH** va fi convertită. După terminarea conversiei, indicatorul cerere întrerupere **ADCIR** va fi setat.

În modul conversie singulară, la sfârșitul operațiunii curente, convertorul se va opri automat și va șterge indicatorii **ADBSY** și **ADST**.

În modul conversie multiplă, la sfârșitul operațiunii curente, convertorul va iniția automat o nouă conversie a canalului specificat. **ADCIR** va fi setat la sfârșitul fiecărei conversii.

Dacă bitul **ADST** este șters prin program în timpul unei conversii, convertorul nu se oprește decât după ce va finaliza activitatea curentă.

Conversii multiple

Aceste moduri sunt selectate prin programarea câmpului ADM cu valorile 2h (pentru un singur canal) sau 3h (mai multe canale). Acest mod asigură conversia unui șir de intrări analogice, începând cu canalul specificat în câmpul ADCH și terminând cu canalul 0, fără a fi necesare intervenții prin program pentru schimbarea numărului canalului.

După pornirea convertorului (bitul ADST setat), canalul specificat în ADCH va fi convertit. După ce conversia a fost finalizată, este setat indicatorul ADCIR iar convertorul pornește automat o nouă conversie a canalului imediat inferior. ADCIR va fi setat după fiecare conversie completă. După convertirea canalului 0, secvența se consideră încheiată.

În modul conversie multiplă singulară, convertorul se va opri automat și va șterge biții ADBSY și ADST.

În modul conversie multiplă continuă, convertorul va iniția automat o nouă secvență de conversii începând cu intrarea specificată de ADCH.

Dacă bitul ADST este șters prin program, convertorul își va continua activitatea până la finalul conversiei canalului 0.

Diagrama de timp a unei conversii multiple este prezentată în figura 2.27.a.

Așteptare semnal citire rezultat

În modul normal de lucru al ADC, dacă un rezultat anterior nu a fost citit din registrul ADAT înainte de terminarea unei noi conversii, rezultatul anterior este pierdut întrucât registrul ADAT va conține noul rezultat. Pierderea rezultatului anterior este marcată prin setarea indicatorului de depășire ADEIR.

Este indicată utilizarea acestui mod de lucru pentru a evita generarea unor întreruperi ADEIR și pierderea unor rezultate, în special în modul continuu.

În acest caz, dacă valoarea anterioară din ADAT nu a fost citită și rezultatul unei noi conversii este gata, noul rezultat este păstrat într-un registru temporar iar declanșarea unei noi conversii este suspendată. După citirea valorii anterioare din ADAT, registrul temporar este încărcat în registrul ADAT (generând o întrerupere ADCIR) iar conversia suspendată este reluată.

Diagrama de timp a unei conversii cu așteptarea semnalului de citire este prezentată în figura 2.27.b.

Inserare canal

În acest mod este permisă convertirea unei intrări ADC specifice, chiar dacă modulul execută alte conversii, fără a schimba modul curent de operare. La finalul conversiei *inserate*, ADC își continuă activitatea normal.

Atenție! Câmpul CHNR care determină numărul canalului inserat, nu trebuie modificat în timpul executării unei conversii inserate.

Declanșarea unei conversii inserate poate fi făcută în două moduri:

- setarea prin program a bitului `ADCRQ` din registrul `ADCON`;
- o comparare sau captură a registrului `CC31`.

A doua metodă permite declanșarea inserării unui canal sincronizat cu evenimentele gestionate de registrele CAPCOM (identitatea între registrul timerului și registrul CAPCOM sau capturarea unui eveniment extern).

Atenție! Bitul `ADCRQ` va fi setat de orice întrerupere solicitată de canalul CAPCOM `CC31`, indiferent dacă modul inserat este activ sau nu. Pentru a preveni orice incidente, este recomandabilă ștergerea bitului `ADCRQ` înainte de intrarea în modul inserat.

Nu poate fi declanșată o altă conversie inserată dacă alta este deja în curs.

Dacă în timpul inserării unei conversii convertorul este pornit de către program pentru o conversie normală, inserarea este ignorată. Pentru a preveni aceasta, este recomandabilă testarea bitului `ADBSY` înainte de inserarea unei conversii.

Registrul temporar este folosit pentru păstrarea datelor, atât în modurile normale cât și în modul de inserare.

Diagrama de timp a unei conversii inserate este prezentată în figura 2.27.c.

1.19.2 Timpii de conversie

Principiul de funcționare obligă ca, la inițierea unei conversii, să fie mai întâi încărcat condensatorul din circuitul de eșantionare. Timpul de încărcare al acestui condensator este cunoscut ca *timp de eșantionare*. Convertorul analog/numeric fiind realizat pe principiul registrului cu aproximații succesive, necesită 10 pași, câte unul pentru fiecare bit, pentru finalizarea conversiei. Pe durata acestor 10 pași, condensatorul de eșantionare este în permanență încărcat și descărcat prin pinul V_{AREF} .




Figura 1.41. Modurile de lucru ale ADC

Întrucât condensatorul trebuie să atingă valoarea finală într-un timp cât mai scurt, trebuie ca atât rezistența internă a intrării analogice, cât și a sursei de alimentare analogice să fie cât mai mici pentru a putea debita un curent cât mai mare.

Timpul necesar acestor două acțiuni (eșantionare și conversie) poate fi programat într-un domeniu, funcție de setarea registrului ADCON. Trebuie amintit totuși, că timpul de conversie nu depinde atât de microcontroler cât de parametrii electrici ai componentelor analogice.

Semnificația biților ADCTC și ADSTC este prezentată în tabelul 2.36.

Tabelul 1.49			
ADCTC	Timpul de conversie t_{CC}	ADSTC	Timpul de eșantionare t_{SC}
00	TCL·32	00	t_{CC}
01		01	$t_{CC}·2$
10	TCL·128	10	$t_{CC}·4$
11	TCL·64	11	$t_{CC}·8$

Timpul total al conversiei este $10t_{CC} + 2t_{SC} + 4TCL$.

1.19.3 Controlul întreruperilor ADC

La sfârșitul fiecărei conversii, indicatorul ADCIR din registrul ADCIC este setat. Această cerere de întrerupere poate genera o întrerupere cu vectorul ADCINT sau un transfer PEC.

Indicatorul `ADEIR` din registrul `ADEIC` este setat numai dacă se produce o suprapunere de date în registrul `ADDAT` sau dacă rezultatul conversiei unui canal injectat a fost încărcat în registrul `ADDAT2`. Această cerere de întrerupere poate genera o întrerupere cu vectorul `ADEINT` sau un transfer `PEC`. Structura celor două registre de întrerupere este prezentată în paragraful 1.16.1 (tabelul 2.17).

1.20. Timere/Numărătoare

Timerele cu utilizare generală `GPT1` și `GPT2` reprezintă o structură foarte flexibilă de numărătoare/timere care pot fi utilizate pentru sincronizări, numărare de evenimente, măsurare durate, multiplicări de frecvență etc.

Cele două blocuri, `GPT1` și `GPT2`, conțin cinci timere de 16 biți. `GPT1` conține trei timere cu o rezoluție maximă de 200 ns (la frecvența unității centrale de 40 MHz) în timp ce, `GPT2` conține două timere cu o rezoluție maximă de 100 ns (la frecvența unității centrale de 40 MHz) și un registru de 16 biți pentru captură și reîncărcare (`CAPREL`).

Fiecare timer din fiecare bloc poate lucra independent într-un număr diferit de moduri sau poate fi concatenat cu alt timer din același bloc.

1.20.1 Blocul de timere `GPT1`

Toate cele trei timere ale blocului (`T2`, `T3` și `T4`) pot lucra în trei moduri de bază: timer, timer comandat extern și numărător și fiecare timer poate număra crescător sau descrescător.

Fiecare timer are o intrare externă pentru achiziția de semnale iar direcția de numărare poate fi modificată atât prin program, cât și prin intermediul unor semnale externe. De asemenea, fiecare depășire superioară sau inferioară a timerului `T3` poate fi semnalată în exterior. Timerele auxiliare `T2` și `T4` pot fi concatenate cu timerul `T3` sau pot fi folosite ca registre de captură sau reîncărcare pentru timerul `T3`. Conținutul fiecărui timer poate fi citit sau modificat de unitatea centrală prin intermediul registrelor `T2`, `T3` și `T4`. Scrierea registrului prin program are prioritate față de orice altă modificare produsă de hardware.

Schema bloc a blocului de timere `GPT1` este prezentată în figura 2.28.

a) Timerul `T3`

Timerul `T3` este configurat și controlat de registrul `T3CON`, descris în tabelul 2.37.

Modul timer

Acest mod este selectat de câmpul $T3M$ din registrul $T3CON$ care trebuie să aibă valoarea 2h sau 3h. Funcționarea timerului în acest mod este similară cu cea anterioară, numai că frecvența de intrare este condiționată de nivelul semnalului pe pinul $T3IN$ (P3.6). În acest sens, pinul P3.6 trebuie setat ca intrare.

Tabelul 1.51								
$f_{CPU}=20\text{ MHz}$	Valoare $T2I$, $T3I$, $T4I$							
	0h	1h	2h	3h	4h	5h	6h	7h
Coeficient divizare	8	16	32	64	128	256	512	1024
Frecvență intrare [kHz]	2500	1250	625	312.5	156.25	78.125	39.06	19.53
Rezoluție [μs]	0.4	0.8	1.6	3.2	6.4	12.8	25.6	51.2
Perioadă [ms]	26	52.5	105	210	420	840	1680	3360

Bitul $T3M.0$ selectează nivelul activ al intrării: dacă este 0h, timerul este validat dacă $T3IN$ are nivelul 0 LOGIC; dacă este 1h, timerul este validat dacă $T3IN$ are nivelul 1 LOGIC.

Modul numărător

Acest mod este selectat prin setarea câmpului $T3M$ la valoarea 1h. În acest mod sunt contorizate tranzițiile semnalelor pinului $T3IN$ (P3.6) care trebuie setat ca intrare. Evenimentele care produc incrementări sau decrementări ale timerului pot fi fronturi crescătoare, descrescătoare sau ambele, funcție de câmpul $T3I$ descris în tabelul 2.39.

Tabelul 1.52	
$T3I$	Front activ pe $T3IN$
000	Numărător dezactivat.
001	Front crescător.
010	Front descrescător.
011	Ambele fronturi.
1XX	Rezervat.

Frecvența maximă de intrare este $f_{CPU}/8$. Pentru a garanta o numărare corectă a tranzițiilor de pe pinul $T3IN$, nivelul semnalului trebuie să fie 0 LOGIC sau 1 LOGIC cel puțin o perioadă $8 \cdot t_{CPU}$.

b) Timerele $T2$ și $T4$

Ambele timere au exact aceeași funcționare. Ele pot funcționa ca timere, timere comandate sau numărătoare și au același opțiuni pentru frecvențe și semnalul de numărare la fel ca timerul $T3$.

Față de timerul $T3$, aceste două timere dețin suplimentar modul de concatenare cu timerul $T3$ sau pot funcționa ca registre de captură ori reîncărcare dar nu dispun de bistabilul de ieșire $T3OTL$.

Structura celor două registre de control, $T2CON$ și $T4CON$ este prezentată în tabelul 2.40.

Tabelul 1.53													
T2CON (FF40h)	-	-	-	-	-	-	-	T2UDE	T2UD	T2R	T2M	T2I	
T4CON (FF44h)	-	-	-	-	-	-	-	T4UDE	T4UD	T4R	T4M	T4I	
TxUDE TxUD	Selectare direcție numărare. Identic cu câmpurile T3UDE și T3UD prezentate în tabelul 2.37.												
TxR	Validare timer. Identic cu bitul T3R din tabelul 2.37.												
TxM	'000': mod funcționare timer; '001': mod funcționare numărător; '010': mod funcționare timer comandat de TxIN activ în 0 LOGIC; '011': mod funcționare timer comandat de T3IN activ în 1 LOGIC; '100': mod funcționare reîncărcare; '101': mod funcționare captură; '11X': Rezervat.												
TxI	Selecție constantă prescaler (mod timer) sau fronturi active (mod numărător). În modul timer, similar cu câmpul T3I din tabelul 2.39.												

Funcționarea timerelor auxiliare T2 și T4 în regimurile numărător sau timer este identică cu funcționarea timerului T3.

Concatenarea timerelor T2 și T4

Folosirea bitului T3OTL ca sursă de semnal pentru un timer auxiliar, permite concatenarea timerului T3 cu timerul T2 sau T4. Funcție de frontul ales pentru comanda timerului auxiliar, concatenarea formează un timer sau numărător de:

- 32 de biți, dacă ambele fronturi ale T3OTL sunt selectate să comute timerul auxiliar;
- 33 de biți, dacă numai front crescător sau descrescător al T3OTL este selectat să comute timerul auxiliar.

Direcțiile de numărare ale celor două timere pot fi diferite, permițând o mare varietate de configurații.

Reîncărcarea timerului T3

Acest regim este selectat prin setarea câmpului TxM din registrul TxCON cu valoarea 4h. În acest mod, timerul T3 este încărcat cu conținutul unui timer auxiliar, condiționat fie de o comutare a intrării T3OTL, fie a intrării timerului auxiliar TxIN.

Atenție! Dacă este utilizat ca registru de reîncărcare, timerul auxiliar se oprește automat, indiferent de valoarea bitului TxR.

Dacă este folosit pentru declanșarea încărcării tranziția semnalului T3OTL se va declanșa o întrerupere T3IR.

Trebuie evitată folosirea aceluiași eveniment pentru ambele timere auxiliare, unitatea centrală încercând să încarce valorile din ambele registre. În acest caz valoarea T2 este neglijată și este încărcată valoarea din T3.

Sub controlul $T3OTL$ sunt posibile mai multe configurații de reîncărcare, funcție de fronturile active utilizate:

- Dacă sunt selectate ambele fronturi ale tranziției $T3OTL$, timerul $T3$ va fi reîncărcat la fiecare depășire superioară sau inferioară cu valoarea din timerul auxiliar. Este modul implicit de funcționare în acest regim.
- Dacă este selectat un singur front al $T3OTL$, timerul $T3$ va fi reîncărcat la fiecare a doua depășire.
- Folosind modul cu un singur front al $T3OTL$ pentru ambele timere auxiliare (o încărcare dintr-un timer auxiliar declanșată de frontul crescător, în timp ce cealaltă încărcare, din celălalt timer auxiliar, declanșată de frontul descrescător) este posibilă realizarea unui modulator de impulsuri în durată extrem de flexibil.

Capturarea valorii timerului $T3$

Acest regim este selectat prin setarea câmpului TxM din registrul $TxCON$ cu valoarea 5h.

Acest mod presupune încărcarea valorii curente a timerului $T3$ într-un timer auxiliar ca răspuns la tranziția semnalului pe pinul extern $TxIN$. Semnalul de declanșare poate fi un front crescător, descrescător sau ambele. Selectarea tranziției este făcută de biții mai puțin semnificativi din registrul TxI (valoarea exactă este indicată în tabelele 2.39 și 2.40).

Atenție! Dacă este utilizat ca registru de captură, timerul auxiliar se oprește automat, indiferent de valoarea bitului TxR .

Biții de control ai direcției pentru $T2IN$ și $T4IN$ (DP3.7, respectiv DP3.5) trebuie șterși.

Nivelul semnalului de pe pinii $T2IN$ sau $T4IN$ trebuie să-și păstreze starea cel puțin $8t_{CPU}$.

1.20.2 Blocul de timere GPT2

Ambele timere ale blocului ($T5$ și $T6$) pot lucra în trei moduri de bază: timer, timer comandat extern și numărător și fiecare timer poate număra crescător sau descrescător. Rezoluția maximă a acestor timere este de 100 ns (pentru o frecvență a procesorului de 40 MHz).

Fiecare timer are o intrare externă pentru achiziția de semnale iar direcția de numărare poate fi modificată atât prin program, cât și prin intermediul unor semnale externe. De asemenea, fiecare depășire superioară sau inferioară a timerului $T6$ poate fi semnalată în exterior.

Timerul auxiliar $T6$ poate fi concatenat cu timerul $T5$ dar $T5$ poate fi concatenat și cu timerele modulului CAPCOM prin intermediul unei conexiuni.

Valoarea registrului timerului $T5$ poate fi capturată în registrul de 16 biți CAPREL și, opțional, poate fi ștersă; timerul $T6$ poate fi reîncărcat prin intermediul aceluiași registru CAPREL.

Conținutul fiecărui timer poate fi citit sau modificat de unitatea centrală prin intermediul registrelor T5 și T6. Scrierea registrului prin program are prioritate față de orice altă modificare produsă de hardware.

Schema bloc a blocului de timere GPT2 este prezentată în figura 2.29.




Figura 1.43. Timerele GPT2

a) Timerul T6

Timerul T6 este configurat și controlat de registrul T6CON, descris în tabelul 2.41.

Tabelul 1.54														
T6CON (FF42h)	T6SR	-	-	-	-	T6OTL	T6OE	T6UDE	T6UD	T6R		T6M		T6I
T6SR	Validare regim reîncărcare din registrul CAPREL.													
T6OTL T6OE	Fiecare depășire a timerului T6 comută bitul T6OTL. Dacă T6OE=1h și P3.1 este setat ca ieșire, ieșirea T6OUT reflectă starea lui T6OTL. Dacă T6OE este șters, P3.1 poate fi utilizat ca pin de port de intrare-ieșire. T6OTL poate fi utilizat ca intrare pentru T5 în regim numărător.													
T6UDE T6UD	Selectare direcție numărare pentru blocul GPT2. Pinul T6EUD (P5.10) trebuie programat ca intrare.													
	Pin TxEUD		TxUDE			TxUD			Direcție numărare					
	X		0			0			Crescătoare					
	X		0			1			Descrescătoare					
	0		1			0			Crescătoare					
	1		1			0			Descrescătoare					
	0		1			1			Crescătoare					
1		1			1			Descrescătoare						
T6R	Validare funcționare timer (T6R=1h).													
T6M	'000': mod funcționare timer; '001': mod funcționare numărător; '010': mod funcționare timer comandat de T6IN activ în 0 LOGIC; '011': mod funcționare timer comandat de T6IN activ în 1 LOGIC; '1XX': Rezervat.													
T6I	Selectează frontul activ al intrării T6IN (mod numărător) sau coeficientul de prescalare a frecvenței de ceas (mod timer).													

Acest mod este selectat pentru timerul T6 dacă câmpul T6M din registrul T6CON este egal cu 0h. Semnalul de ceas este asigurat de prescaler care divizează frecvența unității centrale cu un coeficient funcție de câmpul T6I: $K=2^{2+T6I}$.

Frecvențele de intrare în timer, rezoluția și perioada rezultată din coeficientul de prescalare ales sunt prezentate în tabelul 2.42. Tabelul este valabil și pentru modurile timer comandat, precum și pentru T5.

Tabelul 1.55								
f _{CPU} =20 MHz	Valoare T5I, T6I							
	0h	1h	2h	3h	4h	5h	6h	7h
Prescalare	8	16	32	64	128	256	512	1024
Frecvență intrare [kHz]	5000	2500	1250	625	312.5	156.25	78.125	39.06
Rezoluție [μs]	0.2	0.4	0.8	1.6	3.2	6.4	12.8	25.6
Perioadă [ms]	13	26	52.5	105	210	420	840	1680

Modul timer comandat

Acest mod este selectat de câmpul T6M din registrul T6CON care trebuie să aibă valoarea 2h sau 3h. Funcționarea timerului în acest mod este similară cu cea anterioară, numai că frecvența de intrare este condiționată de nivelul semnalului pe pinul T6IN (P5.12). În acest sens, pinul P5.12 trebuie setat ca intrare.

Bitul T6M.0 selectează nivelul activ al intrării: dacă este 0h, timerul este validat dacă T6IN are nivelul 0 LOGIC; dacă este 1h, timerul este validat dacă T6IN are nivelul 1 LOGIC.

Modul numărător

Acest mod este selectat prin setarea câmpului T6M la valoarea 1h. În acest mod sunt contorizate tranzițiile semnalelor pinului T6IN (P5.12) care trebuie setat ca intrare. Evenimentele care produc incrementări sau decrementări ale numărătorului pot fi fronturi crescătoare, descrescătoare sau ambele, funcție de câmpul T6I descris în tabelul 2.43.

Tabelul 1.56	
T6I	Front activ pe T6IN
000	Numărător dezactivat.
001	Front crescător.
010	Front descrescător.
011	Ambele fronturi.
1XX	Rezervat.

Frecvența maximă de intrare este f_{CPU}/4. Pentru a garanta o numărare corectă a tranzițiilor de pe pinul T6IN, nivelul semnalului trebuie să fie 0 LOGIC sau 1 LOGIC cel puțin o perioadă 4·t_{CPU}.

b) Timerul T5

Timerul T5 poate funcționa ca timer, timer comandat sau numărător și are același opțiuni pentru frecvență și semnalul de numărare la fel ca timerul T6.

Structura registrului de control T5CON este prezentată în tabelul 2.44.

Funcționarea timerului auxiliar T5 în regimurile numărător sau timer este identică cu funcționarea timerului T6.

Concatenarea timerelor T5 și T6

Folosirea bitului T6OTL ca sursă de semnal pentru timerul auxiliar, permite concatenarea timerului T6 cu timerul T5. Funcție de frontul ales pentru comanda timerului auxiliar, concatenarea formează un timer sau numărător de:

- 32 de biți, dacă ambele fronturi ale T6OTL sunt selectate să comute timerul auxiliar;
- 33 de biți, dacă numai front crescător sau descrescător al T6OTL este selectat să comute timerul auxiliar.

Direcțiile de numărare ale celor două timere pot fi diferite, permițând o mare varietate de configurații.

Reîncărcarea timerului T6

Acest regim este selectat prin setarea bitului T6SR din registrul T6CON. În acest mod, timerul T6 este încărcat cu conținutul registrului CAPREL, condiționat de o depășire la numărare a timerului T6, simultan cu declanșarea unei întreruperi T6IR.

Tabelul 1.57													
T5CON (FF46h)	T5SC	T5CLR	CI	-	-	-	T5UDE	T5UD	T5R	-	T5M	-	T5I
T5SC	Validare captură în registrul CAPREL.												
T5CLR	Activare ștergere timer la capturare.												
CI	'00': captură dezactivată; '01': captură pe front crescător a semnalului CAPIN; '10': captură pe front descrescător a semnalului CAPIN; '11': captură pe ambele fronturi ale semnalului CAPIN;												
T5UDE T5UD	Selectare direcție numărare. Identic cu câmpurile T6UDE și T6UD prezentate în tabelul 2.41.												
T5R	Validare timer.												
T5M	'00': mod funcționare timer; '01': mod funcționare numărător; '10': mod funcționare timer comandat de T5IN activ în 0 LOGIC; '11': mod funcționare timer comandat de T5IN activ în 1 LOGIC.												
T5I	Selecție constantă prescaler (mod timer) sau fronturi active (mod numărător). În modul timer, similar cu câmpul T6I din tabelul 2.42. Pentru modul numărător are următoarea semnificație. 'x00': numărătorul T5 dezactivat; '001': front crescător pe T5IN; '010': front descrescător pe T5IN; '011': orice tranziție pe T5IN; '101': front crescător pe T6OTL; '110': front descrescător pe T6OTL; '111': orice tranziție pe T6OTL.												

Capturarea valorii timerului T5

Acest regim este selectat prin setarea bitului T5SC din registrul T5CON.

Acest mod presupune încărcarea valorii curente a timerului T5 în registrul CAPREL ca răspuns la tranziția semnalului pe pinul extern CAPIN, simultan cu setarea indicatorului de întrerupere CRIR. Același eveniment poate șterge conținutul timerului T5 după încărcarea sa, dacă bitul T5CLR din registrul T5CON este setat.

Semnalul de declanșare poate fi un front crescător, descrescător sau ambele. Selectarea tranziției este făcută de câmpul CI din registrul T5CON.

Atenție! Nivelul semnalului de pe pinul CAPIN trebuie să-și păstreze starea cel puțin $4t_{CPU}$.

Multiplificarea frecvenței

Deoarece funcțiile de reîncărcare și captură a registrului CAPREL pot fi validate individual de biții T5SC și T6SR, cele două funcții pot fi setate simultan. Această facilitate a GPT2 permite generarea unei frecvențe de ieșire care este un multiplu al frecvenței de intrare.

Acest regim poate fi implementat în modul următor:

- timerul T5 funcționează în mod numărător, crescător, la o frecvență suficientă pentru rezoluția dorită, fie aceasta $f_{CPU}/32$;
- semnalul de multiplicat este aplicat pe pinul CAPIN;
- când survine o tranziție a semnalului CAPIN, valoarea T5 este încărcată în CAPREL și T5 este șters; în acest mod, CAPREL va conține valoarea timpului între două evenimente externe, măsurat în incremente de T5;
- timerul T6 funcționează în mod numărător, descrescător, la o frecvență funcție de multiplicarea dorită, fie aceasta $f_{CPU}/4$; T6 este încărcat cu valoarea CAPREL la depășirea inferioară. Aceasta înseamnă că valoarea din CAPREL reprezintă timpul între două depășiri a T6 măsurat în incremente de 8 ori mai rapide decât ale timerului T5;
- fiecare depășire a T6 setează indicatorul de întrerupere T6IR și poate fi obținut în exterior pe pinul T6OUT, având o frecvență de 8 ori mai mare decât a semnalului de pe CAPIN.

În acest mod, relativ simplu, fără a fi necesară nici o componentă externă, este realizat multiplicatorul de frecvență.

1.20.3 Întreruperile blocurilor de timere GPT1 și GPT2

Ori de câte ori survine o depășire FFFFh→0000h sau 0000h→FFFFh la oricare timer sau numărător, se setează un indicator de întrerupere T2IR...T6IR din registrul TxIC corespunzător. Aceasta va produce o întrerupere cu vectorii TxINT sau o cerere de serviciu PEC dacă indicatorii de validare a întreruperii TxIE sunt setați.

Suplimentar, la blocul GPR2 poate fi generată o întrerupere la tranziția semnalului CAPIN cu sensul corespunzător cu setarea câmpului CI din registrul T5CON. Aceasta produce setarea indicatorului CRIR din registrul

Structura registrelor de control a întreruperilor TXIC și CRIC este prezentată în paragraful 1.16.1, tabelul 2.17.

1.21. Comparatoarele și registrele de captură

Circuitul 80C167 dispune de două module de captură și comparare (CAPCOM) aproape identice care constau în 32 de registre care interacționează cu 4 timere.

Modulele CAPCOM pot *captura* conținutul unui timer condiționat de un eveniment intern sau extern sau pot *compara* conținutul unui timer cu o valoare dată și, în caz de egalitate, să modifice starea unor semnale externe. Acest mecanism permite generarea și controlul unor secvențe temporale de până la 16 canale pentru fiecare modul, fără a necesita circuite externe și cu un minim de intervenție a programului.

Astfel, modulele CAPCOM pot fi utilizate pentru operarea unor evenimente externe extrem de rapide cum ar fi: generarea de forme de undă și impulsuri, modularea în durată a impulsurilor, înregistrarea momentului la care survin diferite evenimente externe etc. De asemenea, modulele CAPCOM permit implementarea a cel mult 16 timere software.

Rezoluția maximă a modulelor CAPCOM a unui circuit cu frecvența de ceas de 40 MHz este de 200 ns.

Fiecare modul CAPCOM conține două timere de 16 biți (T0 și T1 pentru CAPCOM1, respectiv T7 și T8 pentru CAPCOM2), două registre de reîncărcare (TxREL), și un banc de 16 registre de captură/reîncărcare (CC0...CC15 în CAPCOM1, respectiv CC16...CC31 în CAPCOM2).

Frecvența de intrare în modulele CAPCOM este programabilă, fie provenită din frecvența unității centrale (divizată cu un coeficient programabil), fie derivată din depășirile timerului T6 din blocul GPT2. T0 și T7 pot opera și în modul numărător, permițând contorizarea unor evenimente externe.

Fiecare registru de comparare/reîncărcare poate fi programat individual pentru una din funcțiuni și poate fi asociat unuia din cele două timere ale modului. Fiecare registru de comparare/reîncărcare dispune de un pin de intrare-ieșire asociat (cu excepția CC24...CC27 pe pinii P1H.4...P1H.7 care nu au decât funcții de captură).

Sunt generate întreruperi specifice pentru fiecare eveniment de capturare/comparare sau depășiri ale timerelor.

Schema bloc a modulelor CAPCOM este prezentată în figura 2.30.

1.21.1 Timerele CAPCOM

Utilizarea primordială a timerelor T0/T1 și T7/T8 este de a asigura două baze de timp independente pentru registrele de captură/comparare asociate dar este posibilă și folosirea timerelor independent de registrele respective.

Funcționarea timerelor CAPCOM este controlată de registrele T01CON și T78CON, ambele registre având opțiuni identice pentru toate cele 4 timere.

Structura celor două registre este prezentată în tabelul 2.45.




Figura 1.44. Schema bloc a modulelor CAPCOM

Tabelul 1.58												
T01CON (FF50h)	—	T1R	—	—	T1M	T1I	—	T0R	—	—	T0M	T0I
T78CON (FF20h)	—	T8R	—	—	T8M	T8I	—	T7R	—	—	T7M	T7I
TxR	Validare funcționare timer Tx.											
TxM	0h: mod timer (semnal de intrare derivat din ceasul sistem); 1h: mod numărător (semnale de intrare extern sau depășiri timer T6).											
TxI	Coeficient divizare f _{CPU} (pentru TxM=0): K=2 ^{TxI+3} . Pentru TxM=1: 'X00': numărare depășiri timer T6; 'X01': numărare fronturi crescătoare ale T0IN sau T7IN; 'X10': numărare fronturi descrescătoare ale T0IN sau T7IN; 'X11': numărare ambele fronturi ale T0IN sau T7IN.											

În toate modurile, timerele funcționează numai în sens crescător. Unitatea centrală poate citi sau modifica orice registru Tx și la scriere are prioritate asupra modificărilor produse de hardware.

Modul timer

Acest mod este selectat pentru timerele Tx dacă biții TxM din registrele T01CON și T78CON sunt șterși. Semnalul de ceas este asigurat de prescaler care divizează frecvența unității centrale cu un coeficient funcție de câmpul TxI: $K=2^{3+TxI}$.

Frecvențele de intrare în timer, rezoluția și perioada rezultată din coeficientul de prescalare ales sunt prezentate în tabelul 2.38.a).

Modul numărător

Acest mod este selectat prin setarea câmpului TxM. În acest mod sunt contorizate depășirile produse de timerul T6 sau de tranzițiile semnalelor

119 _____ Aplicații cu microcontrolere de uz general
pinului T0IN (P3.0), respectiv T7IN (P2.15) care trebuie setate ca intrări. Dacă timerele T1 și T8 sunt folosite ca numărătoare, este obligatorie setarea câmpului TxI cu valoarea X00h; în caz contrar timerele T1 sau T8 sunt dezactivate.

Frecvența maximă de intrare este $f_{CPU}/16$. Pentru a garanta o numărare corectă, nivelul semnalului trebuie să fie 0 LOGIC sau 1 LOGIC cel puțin o perioadă $8 \cdot t_{CPU}$.

Modul reîncărcare

Încărcarea registrelor Tx se execută de fiecare dată când se produce o depășire, atât în modul timer, cât și în modul numărător. Valoarea de încărcare este păstrată în registrul TxREL.

1.21.2 Registrele captură și comparare

Cele 32 de registre de captură/comparare CC0...31 sunt folosite ca registre de date pentru operațiile de captură sau comparare pentru timerele T0/T1, respectiv T7/T8.

Fiecare registru poate fi programat individual în modul captură sau în patru moduri diferite de comparare (cu excepția CC24...27), putând fi alocate unuia sau ambelor timere dintr-un modul.

Orice registru de captură/comparare poate fi folosit ca registru cu utilizare generală în situația în care el nu este utilizat pentru funcțiile sale specifice modulului CAPCOM.

Controlul celor 32 de registre de captură/comparare este asigurat de 8 registre CCM0...CCM7, organizate identic. Structura lor este prezentată în tabelul 2.46.

Tabelul 1.59								
CCM0 (FF52h)	ACC3	CCMOD3	ACC2	CCMOD2	ACC1	CCMOD1	ACC0	CCMOD0
CCM1 (FF54h)	ACC7	CCMOD7	ACC6	CCMOD6	ACC5	CCMOD5	ACC4	CCMOD4
CCM2 (FF56h)	ACC11	CCMOD11	ACC10	CCMOD10	ACC9	CCMOD9	ACC8	CCMOD8
CCM3 (FF58h)	ACC15	CCMOD15	ACC14	CCMOD14	ACC13	CCMOD13	ACC12	CCMOD12
CCM4 (FF22h)	ACC19	CCMOD19	ACC18	CCMOD18	ACC17	CCMOD17	ACC16	CCMOD16
CCM5 (FF24h)	ACC23	CCMOD23	ACC22	CCMOD22	ACC21	CCMOD21	ACC20	CCMOD20
CCM6 (FF26h)	ACC27	CCMOD27	ACC26	CCMOD26	ACC25	CCMOD25	ACC24	CCMOD24
CCM7 (FF28h)	ACC31	CCMOD31	ACC30	CCMOD30	ACC29	CCMOD29	ACC28	CCMOD28

ACCx	0h: CCx alocat T0/T7; 1h: CCx alocat T1/T8	
CCMODx	000: Modul CC dezactivat; 001: Captură front ↑ pin CCxIO; 010: Captură front ↓ pin CCxIO; 011: Captură fronturi ↑ ↓ pin CCxIO.	100: Comparare mod 0; 101: Comparare mod 1; 110: Comparare mod 2; 111: Comparare mod 3.

Atenție! Un eveniment de captură/comparare al canalului CC31 poate fi folosit pentru declanșarea inserării unui canal al modulului ADC (prezentat în paragraful 1.19.d).

a) Modul captură

Ca răspuns la un eveniment extern, conținutul timerelor T0/T1 sau T7/T8 este încărcat în registrul de captură alocat, funcție de modulul CAPCOM utilizat și de valoarea bitului ACCx.

Evenimentul extern care produce capturarea registrului Tx este un front crescător, descrescător sau ambele ale intrării CCxIO și poate fi selectat prin program. Evenimentul care produce captura setează indicatorul corespunzător CCxIR, generând o întrerupere cu vectorul CCxINT sau o cerere de transfer PEC.

Atenție! Pinul folosit pentru evenimentul extern CCxIO trebuie setat ca intrare. Dacă este setat ca ieșire, funcția de captură se declanșează numai prin program, modificând valoarea bitului, în scopuri de testare.

Pentru a garanta interceptarea corectă a semnalului extern, este obligatoriu ca acesta să-și păstreze starea cel puțin $8 \cdot t_{CPU}$.

b) Modurile de comparare

Modurile de comparare permit declanșarea unor evenimente externe sincronizate cu valoarea registrelor numărătoarelor CAPCOM.

Valoarea memorată în registrele CCx este comparată în permanență cu conținutul timerului alocat (T0/T1 sau T7/T8) și, în cazul egalității, este generat un semnal extern pe pinul CCxIO sau este setat indicatorul de întrerupere CCxIR.

Când oricare două registre de comparare sunt setate la aceeași valoare, indicatorii lor de întrerupere sunt setați simultan, iar semnalul de ieșire programat va fi generat la $8 \cdot t_{CPU}$ după ce timerul urmărit a atins valoarea de comparare. Mai departe, chiar dacă timerul este incrementat sau setat prin program, compararea cu valoarea respectivă este dezactivată.

Cele patru moduri de comparare posibile la circuitul 80C167 sunt selectate prin intermediul câmpului CCMODx din registrul CCMx.

Modul de comparare 0

Acest regim generează numai o întrerupere, utilizabilă în scopuri de sincronizare a programului. Modul 0 pentru registrul CCx este selectat prin setarea câmpului CCMODx din registrul CCMx la valoarea 4h.

În acest mod indicatorul de întrerupere $CCxIR$ este setat de fiecare dată când registrele CCx și Tx au aceeași valoare. Modul de comparare 0 permite generarea a mai multor cereri de întrerupere datorită posibilității modificării conținutului registrului CCx pentru același ciclu de numărare al timerului (perioada până la care timerul generează o depășire).

Pinul corespunzător $CCxIO$ nu este afectat și poate fi utilizat ca pin de intrare-ieșire.

Modul de comparare 1

Modul 1 este selectat prin setarea câmpului $CCMODx$ la valoarea 5h.

Când valoarea registrului timerului devine egală cu valoarea registrului de comparare, acest regim de funcționare setează indicatorul de întrerupere $CCxIR$ și comută ieșirea $CCxIO$. Comutarea ieșirii se face prin citirea bistabilului de ieșire, inversarea sa și rescrierea lui în bistabil.

De asemenea, acest mod permite modificarea conținutului registrului CCx pe parcursul unui ciclu de timer.

Atenție! Dacă bistabilul de ieșire al portului este scris simultan cu evenimentul de comparare, va avea prioritate programul.

Canalele $CC24...27$ vor genera numai întreruperile corespunzătoare fără a modifica pinii de ieșire.

Valoarea inițială a ieșirii comutate poate fi aleasă prin program.

Modul de comparare 2

Modul 2 este selectat prin setarea câmpului $CCMODx$ la valoarea 6h.

Funcționează asemănător cu modul 0 generând numai întreruperi, cu excepția faptului că în acest regim nu se pot genera mai multe întreruperi pentru același ciclu de timer.

Modul de comparare 3

Modul 3 este selectat prin setarea câmpului $CCMODx$ la valoarea 7h.

Funcționează asemănător cu modul 1 generând întreruperi și comutând ieșirea $CCxIO$, numai că în acest regim nu se pot genera mai multe întreruperi pentru același ciclu de timer. De asemenea, atât indicatorul de întrerupere $CCxIR$ cât și ieșirea $CCxIO$ sunt setate de concordanța între registre și sunt șterse când timerul alocat generează o depășire.

În situația în care registrul de reîncărcare $TxREL$ este identic cu registrul de comparare CCx , se generează numai întreruperea iar semnalul de ieșire este nemodificat.

Modul de comparare cu registru dublu

Modulul WDT constă într-un timer de 16 biți care este comandat fie cu $f_{CPU}/2$, fie cu $f_{CPU}/128$. Timerul este realizat prin concatenarea a două timere de 8 biți, WDTL și WDTN. Timerul WDTN poate fi setat de utilizator pentru a selecta durata de acțiune a timerului.

Funcționarea WDT este controlată de registrul WDTCON, prezentat în tabelul 2.47.

Tabelul 1.60													
WDTCON (FFAEh)												WDTR	WDTIN
WDTREL	Valoarea de reîncărcare a octetului superior.												
WDTR	Setat de WDT la depășire.												
WDTIN	0h: frecvență de intrare $f_{CPU}/2$; 1h: frecvență de intrare $f_{CPU}/128$.												

După orice inițializare software (instrucțiunea SRST), hardware sau WDT, modulul watchdog este validat și începe incrementarea de la 0000h cu frecvența $f_{CPU}/2$. Prin program, prin intermediul bitului WDTIN, frecvența de incrementare se poate modifica la $f_{CPU}/128$.

Timerul WDT poate fi oprit prin instrucțiunea DISWDT care nu este executată decât în intervalul dintre inițializare și instrucțiunile EINIT (sfârșit inițializare) sau SRVWDT (servire WDT).

Dacă WDT nu este dezactivat, el continuă să numere, chiar în modul inactiv (prezentat în paragraful 1.26). Dacă nu este reîncărcat prin instrucțiunea SRVWDT până în momentul în care a ajuns la valoarea FFFFh, la următoarea incrementare WDT va declanșa inițializarea sistemului.

Atenție! După o inițializare hardware care activează încărcătorul bootstrap (prezentat în paragraful 1.25.), WDT va fi dezactivat.

Perioada de acțiune a blocului WDT poate fi programată în două moduri: fie prin selectarea frecvenței de numărare (WDTIN), fie prin modificarea valorii de reîncărcare (WDTREL).

Perioada între servirea WDT și declanșarea unei inițializări se poate determina cu relația:

$$T_{WDT} = \frac{2^{(1+WDTIN \cdot 6)} \cdot (2^{16} - WDTREL \cdot 2^8)}{f_{CPU}}$$

Orientativ, sunt prezentate valorile maxime și minime ale T_{WDT} (în milisecunde) pentru un procesor cu $f_{CPU}=20$ MHz.

WDTREL	WDTIN=0	WDTIN=1
FFh	25.6	1.6
00h	6.55	419

1.23. Interfața serială asincronă/sincronă

Interfața serială asincronă/sincronă, denumită în continuare ASC0 permite comunicarea serială între circuitul 80C167 și alte microcontrolere, microprocesoare sau alte periferice externe.

ASC0 admite o comunicație full-duplex asincronă până la o viteză de 625 Kbaud sau half-duplex sincronă până la o viteză de 2.5 Mbaud (pentru unități centrale cu frecvența de ceas de 20 MHz).

În mod asincron, datele sunt transferate în formatul de 8 sau 9 biți, cu generarea bitului de paritate și un număr de biți de stop selectabili. Pentru creșterea siguranței transmisiei, sunt detectate erorile de paritate, depășire și încadrare. Emisia și recepția sunt dublu bufferate. Pentru generarea ratei de transmisie, ASC0 dispune de un timer de 13 biți. Pentru scopuri de testare, ASC0 are un regim de funcționare în buclă închisă.

În mod sincron, datele sunt transmise sincronizate față de un ceas de deplasare asigurat de modul. Pentru modul multiprocesor, ASC0 dispune de un mecanism pentru separarea datelor de adrese.

Controlul modulului ASC0 este asigurat de registrul S0CON prezentat în tabelul 2.48.

Tabelul 1.61														
S0CON (FFB0h)	S0R	S0LB	S0BRS	S0ODD	-	S0OE	S0FE	S0PE	S0OEN	S0FEN	S0PEN	S0REN	S0STP	S0M
S0R	0h: generator rată de transmisie oprit (ASC0 dezactivat); 1h: generator rată transmisie validat.													
S0LB	0h: mod de lucru standard; 1h: mod de lucru în buclă.													
S0BRS	0h: generare rată transmisie în mod standard; 1h: reducere rată de transmisie cu 2/3.													
S0ODD	0h: validare paritate pară; 1h: validare paritate impară.													
S0OE S0FE S0PE	Indicatori întrerupere eroare depășire, încadrare, respectiv paritate.													
S0OEN S0FEN S0PEN	0h: ignorare erori depășire, încadrare, respectiv paritate; 1h: verificare erori depășire, încadrare, respectiv paritate.													
S0REN	0h: recepție dezactivată; 1h: recepție validată.													
S0STP	0h: un bit de stop; 1h: doi biți de stop.													
S0M	'000': date 8 biți (mod sincron); '001': date 8 biți (mod asincron); '010': rezervat; '011': date 7 biți + paritate (mod asincron); '100': date 9 biți (mod asincron); '101': date 8 biți + bit atenționare (mod asincron); '110': rezervat; '111': date 8 biți + paritate (mod asincron).													

O transmisie este inițiată prin scrierea registrului de emisie S0TBUF prin intermediul unei instrucțiuni sau a unui transfer PEC. După ce o transmisie a fost finalizată, registrul S0TBUF este șters.

Transmisia datelor este dublu bufferată, adică un nou caracter poate fi scris în registru înainte ca transmisia primului caracter să fie completă. Acest mod de lucru permite transmiterea caracterelor unul după altul, fără intervale.

Recepția datelor este validată de bitul *SOREN*. După ce recepția unui caracter a fost încheiată, datele și, eventual, bitul de paritate pot fi citite din registrul de recepție *SORBUF*.

Și recepția datelor este dublu bufferată, aceasta permițând recepționarea caracterului următor înainte ca cel deja recepționat să elibereze registrul *SORBUF*.

Dacă sunt validate, indicatorul de eroare la încadrare și indicatorul întrerupere la erori de recepție *SOEIR* sunt setate dacă registrul *SORBUF* nu a fost citit până la terminarea recepției caracterului următor.

Modul de lucru în buclă închisă (bitul *SOLB*) permite recepționarea simultană a datelor transmise. De regulă, acest mod este folosit pentru testarea rutinelor specifice fără a fi necesare nici o legătură externă.

1.23.1 Modul asincron

În modul asincron, *ASC0* permite o legătură full-duplex la care atât emițătorul, cât și receptorul folosesc același format al datelor și aceeași viteză de transmisie.

Datele sunt transmise pe pinul *TXD0* (P3.10) și sunt recepționate pe pinul *RXD0* (P3.11).

Structura internă a modului *ASC0* în modul asincron este prezentată în figura 2.32.




Figura 1.46. Structura *ASC0* în modul asincron

Datele transmise în modul asincron pot avea următoarea structură:

- cadre de 7 biți de date plus un bit de paritate generat automat (*SOM*=3h);
- cadre de 8 biți de date (*SOM*=1h);
- cadre de 8 biți de date plus un bit de paritate generat automat (*SOM*=7h);
- cadre de 9 biți de date (*SOM*=4h).

Transmisia a 9 biți permite și folosirea unui regim special, de *atenționare*, pentru facilitarea schimburilor de date pe o singură linie de transmisie în sistemele multiprocesor.

Astfel, dacă este selectat regimul atenționare ($SOM=5h$), mesajele vor fi de două tipuri:


- adrese, când bitul 9 al mesajului este 1 LOGIC;
- date, când bitul 9 al mesajului este 0 LOGIC.

Când un procesor dorește să transmită un bloc de date la alt procesor, mai întâi transmite un octet care identifică destinația. Un octet *adresă* este recepționat de toate procesoarele conectate între ele și dacă adresa este recunoscută de unul din ele, acesta comută modul atenționare urmând să recepționeze blocul de date care urmează.

Această procedură este direct utilizabilă în situația în care este un singur emițător și mai multe receptoare. Dacă se dorește ca orice alt procesor să preia controlul asupra liniei de transmisie, este necesară adoptarea unei interfețe care permite lucrul cu mai multe emițătoare pe aceeași linie, de exemplu EIA RS-485.

Cadrelle de date sunt formate din trei elemente de bază:

- bit de start;
- date (8 sau 9 biți, mai întâi bitul mai puțin semnificativ);
- terminator (unu sau doi biți de stop).



Transmisia asincronă pornește la prima depășire a timerului pentru generarea ratei de transmisie după încărcarea registrului $SOTBUF$. Înainte de transmiterea ultimului bit (un bit de stop), este setat indicatorul de întrerupere $SOTBIR$ pentru semnaliza că datele au fost transmise.

Recepția este declanșată de o tranziție descrescătoare a semnalului de pe pinul $RXD0$. Datele recepționate sunt eșantionate la o viteză de 16 ori mai mare decât viteza de transmisie, astfel încât valoarea bitului recepționat este luată printr-o decizie majoritară relativ la eșantioanele 7, 8 și 9. Dacă în urma deciziei majoritare bitul de start nu rezultă zero, operațiunea de deserializare este stopată.

După ce ultimul bit a fost recepționat, octetul este transferat în registrul $SORBUF$ și este setat indicatorul $SORIR$ pentru a semnaliza recepționarea unui octet.

1.23.2 Modul sincron

În modul sincron, $ASC0$ permite o legătură half-duplex utilizată de regulă, pentru extensii ale perifericelor de intrare-ieșire.

Datele sunt transmise și recepționate pe pinul $RXD0$ ($P3.11$) în timp ce pinul $TXD0$ ($P3.10$) este folosit pentru ceasul de transmisie.

Structura internă a modului ASC0 în modul sincron este prezentată în figura 2.33.

Transmiterea sincronă începe la patru cicluri după ce datele au fost încărcate în S0TBUF. La transmiterea ultimului bit de date este setat indicatorul de întrerupere S0TBIR.

Recepția sincronă este inițiată la setarea bitului S0REN. Datele recepționate sunt deplasate sincron cu tactul produs pe pinul TXD0. După al optulea tact, datele sunt transferate în S0RBUF și este setat indicatorul de întrerupere S0RIR. Scrierea în registrul S0TBUF în timpul recepției nu are nici un efect asupra acesteia iar transmisia nu este inițiată.




Figura 1.47. Structura ASC0 în modul sincron

Atenție! Pentru transmisie pinul P3.11 (RXD0) trebuie setat ca ieșire (P3.11=1h și DP3.11=1h).

Pentru recepție, pinul P3.11 trebuie setat ca intrare (P3.11=1h și DP3.11=0h).

În ambele cazuri, pinul P3.10 (TXD0) trebuie setat ca intrare (P3.10=1h și DP3.10=0h).

1.23.3 Generarea ratei de transmisie

Blocul ASC0 are un timer de 13 biți și un registru de reîncărcare (S0BG) dedicat pentru generarea ratei de transmisie.

Timerul numără ceasul unității centrale divizat cu 2 și poate fi comandat de bitul S0R. Fiecare depășire a timerului produce un tact de deplasare pentru registrele de serializare. De asemenea, la depășire timerul este încărcat cu valoarea din registrul S0BG.

Frecvența rezultată este divizată din nou, funcție de modul de funcționare selectat prin bitul S0BRS.

Modurile de determinare a vitezelor de transmisie asincrone, respectiv sincrone sunt prezentate în relațiile următoare, iar câteva exemple de setări pentru vitezele standard pentru un procesor cu frecvența ceasului de 20 MHz în tabelul 2.49.

$$\text{BAUD}_{\text{ASINC}} = \frac{f_{\text{CPU}}}{(32 + 16 \cdot \text{S0BRS}) \cdot (1 + \text{S0BG})}$$

$$\text{BAUD}_{\text{SINC}} = \frac{f_{\text{CPU}}}{(8 + 4 \cdot \text{S0BRS}) \cdot (1 + \text{S0BG})}$$

Atenție! Pentru obținerea unor frecvențe exacte, este posibilă utilizarea unui oscilator cu cuarț special destinat (de exemplu $f=18.432$ MHz).

Tabelul 1.62				
Viteză transmisie	S0BRS=0h		S0BRS=1h	
	Eroare	S0BG	Eroare	S0BG
625 kBaud	±0%	0000h	–	–
19.2 kBaud	-1.4% – +1.7%	001F–0020h	-1.4% – +3.3%	0014–0015h
9600 Baud	-1.4% – +0.2%	0040–0041h	-1.4% – +1.0%	002A–002Bh
4800 Baud	-0.6% – +0.2%	0081–0082h	-0.2% – +1.0%	0055–0056h
2400 Baud	-0.2% – +0.2%	0103–0104h	-0.2% – +0.4%	00AC–00ADh
1200 Baud	-0.4% – +0.2%	0207–0208h	-0.2% – +0.1%	015A–015Bh
600 Baud	-0.0% – +0.1%	0410–0411h	-0.1% – +0.1%	02B5–02B6h
75 Baud	+1.7%	1FFFh	-0.0% – +0.0%	15B2–15B3h

1.23.4 Controlul întreruperilor

Pentru operarea în condiții normale, modul ASC0 setează următorii indicatori de întrerupere:

- S0TBIR – activat când datele sunt mutate din S0TBUF în registrul de serializare pentru transmisie. Aparține registrului S0TBIC și generează întreruperea S0TBINT;
- S0TIR – activat înainte de transmiterea ultimului bit din cadrul transmis. Aparține registrului S0TIC și generează întreruperea S0TINT;
- S0RIR – activat când datele recepționate sunt mutate în S0RBUF. Aparține registrului S0RIC și generează întreruperea S0RINT.

În cazul detectării unei erori (paritate, încadrare sau depășire pentru modul asincron sau depășire în modul sincron), este setat indicatorul corespunzător din registrul S0CON și este declanșată o întrerupere S0EIR cu vectorul S0EINT.

Structura registrelor de control a întreruperilor S0TIC, S0TBIC, S0RIC și S0EIC sunt prezentate în tabelul 2.17 din paragraful 1.16.1.

1.24. Interfața serială sincronă de viteză

Interfața serială sincronă de viteză (denumită în continuare SSC) permite un mod flexibil de comunicare între circuitul 80C167 și alte microprocesoare, microcontrolere sau periferice externe.

Blocul SSC permite comunicații sincrone la viteze de până la 10 MBaud (pentru procesoare cu frecvența de ceas de 40 MHz).

SSCHB	0h: transmite/recepționează primul bitul mai puțin semnificativ; 1h: transmite/recepționează primul bitul cel mai semnificativ.														
SSCBM	Lungime mesaj: 1+SSCBM. 0h: rezervat.														
SSCCON SSCEN=1	SSCEN	SSCMS	-	SSCBSY	SSCBE	SSCPE	SSCRE	SSCTE	-	-	-	-		SSCBM	
SSCEN	Validare interfață SSC și mod lucru SSCON.														
SSCMS	Circuit secundar/principal.														
SSCBSY	Setat cât timp o transmisie este în curs. Nu trebuie modificat.														
SSCBE	Eroare transmisie (câtul între tactul existent și cel presupus de circuitul secundar egal cu 2 sau 0.5).														
SSCPE	Eroare fază (recepționează schimbări ale datelor în zona frontului tactului de eșantionare).														
SSCRE	Eroare recepție (recepție completă înainte ca bufferul să fie citit).														
SSCTE	Eroare transmisie (este inițiat un transfer înainte de modificarea registrului de transmisie)														
SSCBM	Numărul bitul deplasat. Nu trebuie modificat.														

Registrul de deplasare al SSC este conectat atât la pinul de emisie cât și la pinul de recepție. Astfel, transmisia și recepția datelor sunt sincronizate și au loc în același timp.

La transmisie, ca circuit principal, procedura este inițiată imediat după ce registrul SSCTB a fost încărcat. Ca circuit secundar, pornirea transmisiei este condiționată de sosirea tactului de serializare. SSCTB este mutat în registrul de serializare imediat ce acesta este gol.

După ce transferul a început, este setat indicatorul de întrerupere SSCTIR pentru a semnaliza că este posibilă reîncărcarea registrului SSCTB. Când numărul programat de biți (2...16) a fost transferat, conținutul registrului de deplasare este mutat în registrul SSCRB și va fi setat indicatorul de întrerupere SSCRIR.

Transferul datelor poate avea loc în mai multe moduri:

- numărul de biți cuprins între 2 și 16;
- transferul poate începe cu bitul cel mai semnificativ sau cel mai puțin semnificativ;
- tactul de deplasare în stare inactivă poate fi 0 LOGIC sau 1 LOGIC;
- biții pot fi deplasați pe frontul activ sau inactiv al tactului de serializare;
- viteza de transmisie poate fi aleasă între 302 Baud și 10 MBaud (pentru frecvența unității centrale de 40 MHz);
- tactul de deplasare poate fi generat (pentru circuitul principal) sau recepționat (pentru circuitul secundar).

Alegând ordinea de transmisie a biților (SSCHB=0h), interfața este compatibilă cu interfața ASC0 a circuitului 80C167 sau cu interfața serială a familiei 8051; selectând SSCHB=1h, comunicația este compatibilă cu perifericele SPI. Indiferent de ordinea de transmitere a biților, în registrele SSCTB și SSCRB datele vor fi întotdeauna aliniate la dreapta, cu bitul cel mai puțin semnificativ pe poziția 0.

Interfața SSC folosește trei linii a portului P3 pentru legătura cu celelalte circuite. Setările acestor pini depind de modul de operare, circuit principal sau secundar.

Direcția pinilor (intrare-ieșire) depinde de modul de operare. Pentru a funcționa ca ieșire, este obligatorie setarea bistabilul de ieșire respectiv întrucât ieșirea pinului este produsă de o poartă ȘI-LOGIC care admite ca intrări bistabilul de ieșire (setat, 1 LOGIC) și funcția alternativă a portului.

Direcția pinilor trebuie selectată de utilizator funcție de modul de lucru, conform cu tabelul 2.51.

Tabelul 1.64							
Pin	Circuit principal			Circuit secundar			
	Funcție	Bistabil	Direcție	Funcție	Bistabil	Direcție	Tip
SCLK (P3.13)	ieșire	P3.13=1	DP3.13=1	Intrare	P3.13=x	P3.13=0	–
MTSR (P3.9)	ieșire	P3.9=1	DP3.9=1	Intrare	P3.9=x	DP3.9=0	–
MRST (P3.8)	intrare	P3.8=x	DP3.8=0	Ieșire	P3.8=1	DP3.8=1	ODP3.8=1

1.24.1 Operarea full-duplex

În acest mod, dispozitivele sunt legate pe trei linii. Definirea acestor linii este atributul circuitului principal: linia conectată la pinul MTSR (*master transmit slave receive*) este pentru transmisie iar linia conectată la pinul MRST (*master receive slave transmit*) este pentru recepție.

Numai circuitul principal, care poate fi unul singur la un moment dat, transmite tactul de serializare pe pinul SCLK; toate circuitele secundare primesc acest tact, așa că pinul corespunzător trebuie setat ca intrare (DP3.13=0h).

Este obligatoriu ca, la inițializare, să se stabilească circuitul principal, descrierea modului de operare pentru fiecare bloc SSC (registrul SSCON) iar pentru toate circuitele din sistem să se facă selectările necesare pentru caracteristicile pinilor (intrări sau ieșiri, tipuri de ieșiri etc.).

Pinii de ieșire MRST ai circuitelor secundare sunt legați împreună pe un singur fir. Există două posibilități de a evita coliziunea datelor:

- stabilirea prin program, a unui singur circuit secundar cu pinul MRST activ la un moment dat. De exemplu, toate circuitele secundare au dezactivată transmisia, circuitul principal emite o cerere de date de la un anumit circuit secundar care își activează linia MRST, transmite datele, după care dezactivează din nou linia.
- setarea liniilor MRST ca ieșiri cu drenă în gol, fiind posibilă astfel realizarea unei conexiuni ȘI-CABLAT. Și în acest caz identificarea circuitului secundar care a transmis mesajul se poate face fie prin transmiterea unei adrese de identificare de către circuitul principal, fie prin selectarea hardware a perifericului dorit.

Inițializarea pinului SCLK a circuitului principal trebuie făcută cu atenție pentru a nu genera impulsuri parazite care să perturbe circuitele secundare. Procedura recomandată este următoarea:

- setare nivel inactiv linie SCLK – SSCPO='x';

- setare pin port cu valoarea anterioară – $P3.13 = 'x'$;
- setare pin ca ieșire – $DP3.13 = 1h$;
- validare interfață SSC – $SSCEN = 1h$;
- dacă $SSCPO = 0h$, în final se setează bistabilul de ieșire – $P3.13 = 1h$.

În acest mod de funcționare este posibilă schimbarea rolurilor între circuitul principal și unul secundar. Această modificare trebuie făcută cu atenție la ordinea reprogramării pinilor, pentru a nu provoca conflicte de magistrală.

Structura unui sistem full-duplex este prezentată în figura 2.35.

1.24.2 Operarea half-duplex

În modul de lucru half-duplex este necesară o singură linie atât pentru transmisia cât și pentru recepția datelor. Datele sunt schimbate pe linia care conectează pinii MRST și MTSR ale tuturor dispozitivelor, în timp ce semnalul de sincronizare este asigurat de legătura între pinii SCLK.




Figura 1.49. Interfața SSC în modul full-duplex

Dispozitivul principal controlează transferul datelor prin generarea tactului de transmisie iar circuitul secundar îl recepționează. Deoarece schimbul de date se face pe o singură linie, transmisia între expeditor și destinatar în situația în care aceștia se află la distanță mare se poate face și indirect, datele fiind schimbate între dispozitive intermediare.

Asemănător cu modul full-duplex, există două metode pentru a evita coliziunea datelor:

- un singur transmițător este activ la un moment dat pe linie;
- dispozitivele care nu transmit date au selectate ieșiri de tip drenă în gol.

Deoarece pinii de ieșire și de intrare (MTSR și MRST) sunt conectați împreună la fiecare circuit, un circuit emițător va regăsi informația transmisă și la receptorul propriu, prin compararea datelor transmise și recepționate fiind astfel posibilă detectarea rapidă a unor probleme pe linia de transmise (scurtcircuit, linii neadaptate etc.).

Structura unui sistem half-duplex este asemănătoare cu structura sistemului full-duplex prezentată în figura 2.33, singura diferență fiind dată

133 _____ Aplicații cu microcontrolere de uz general
de dispariția legăturilor de date $MTSR \rightarrow MTSR \rightarrow \dots$, $MRST \rightarrow MRST \rightarrow \dots$ care în această arhitectură devine $MTSR + MRST \rightarrow MTSR + MRST \rightarrow \dots$.

1.24.3 Viteza de transmisie

Interfața serială SSC are propriul generator de rate de transmisie, cu timer de 16 biți și cu facilitatea de reîncărcare.

Generatorul are asigurată frecvența de intrare dintr-un divizor cu 2 a frecvenței unității centrale. Timerul numără continuu descrescător și poate fi validat prin bitul $SSCEN$ din registrul $SSCCON$.

Registrul de reîncărcare $SSCBR$ are două funcțiuni: la citire, cu interfața SSC validată, restituie conținutul timerului; dacă interfața SSC este dezactivată, indică valoarea de reîncărcare.

Formula pentru determinarea vitezei de transmisie este prezentată în relația următoare:

$$BAUD_{SSC} = \frac{f_{CPU}}{2 \cdot (1 + SSCBR)}$$

Câteva valori orientative ale vitezei de transmisie pentru un procesor cu frecvența ceasului de 20 MHz sunt prezentate în tabelul 2.52.

Tabelul 1.65			
Viteză transmisie	Valoare reîncărcare	Viteză transmisie	Valoare reîncărcare
REZERVAT	0000h	1 MBaud	0009h
5 MBaud	0001h	100 kBaud	0063h
3.3 MBaud	0002h	10 kBaud	03E7h
2.5 MBaud	0003h	1 kBaud	270Fh
2 MBaud	0004h	152.6 Baud	FFFFh

1.24.4 Detectarea erorilor

Interfața SSC este capabilă să detecteze patru tipuri de erori:

- Erori de recepție, pentru circuitul principal sau secundar, când un nou mesaj a fost complet recepționat iar datele anterior recepționate nu au fost descărcate din registrul $SSCRB$. Este setat indicatorul $SSCRE$ validat de bitul $SSCEN$, ambele din registrul $SSCCON$.
- Erori de fază, când datele de pe pinul $MRST$ (al circuitului principal) sau pinul $MTSR$ (al circuitului secundar) își schimbă starea în zona frontului activ al semnalului $SCLK$ (în intervalul unui eșantion înainte, respectiv două eșantioane după frontul activ). Este setat indicatorul $SSCPE$ validat de bitul $SSCPEN$, ambele din registrul $SSCCON$.
- Erori de rată de transmisie, numai pentru circuitul secundar, dacă semnalul $SCLK$ are o deviație mai mare de 100% față de valoarea programată. Pentru a fi detectată această eroare, este necesar ca și circuitul secundar să aibă programată o viteză de transmisie cu circuitul principal. Este setat indicatorul $SSCBE$ validat de bitul $SSCBEN$, ambele din registrul $SSCCON$.
- Erori de transmisie, numai pentru circuitul secundar, în momentul în care un circuit principal solicită date de la un circuit secundar iar acesta nu a schimbat datele din registrul $SSCTB$. În această situație, circuitul

secundar va emite totuși vechiul conținut al registrului de transmisie dar este posibilă coliziunea datelor, în sensul că linia de transmisie poate fi deja ocupată de alt emițător. Este setat indicatorul `SSCTE` validat de bitul `SSCTEN`, ambele din registrul `SSCON`.

1.24.5 Controlul întreruperilor SSC

Întreruperile generate de interfața SSC sunt gestionate de trei registre de întrerupere `SSCRIC`, `SSCTIC` și `SSCEIC` respectiv pentru evenimente de recepție, transmisie și erori.

Întreruperea de recepție este generată în momentul în care este copiat registrul de deplasare SSC în registrul `SSCRB`. Este semnalată de indicatorul `SSCRIR` și are vectorul `SCRINT`.

Întreruperea de transmisie este generată în momentul în care este copiat registrul `SSCTB` în registrul de deplasare SSC și, în cazul circuitelor secundare, transmisia a început prin recepționarea semnalului `SCLK`. Este semnalată de indicatorul `SSCTIR` și are vectorul `SCTINT`.

Întreruperea generată de erori a fost prezentată în paragraful 1.24.4, este semnalată de indicatorul `SSCEIR` și are vectorul `SCEINT`.

Structura registrelor de control a întreruperilor `SSCRIC`, `SSCTIC` și `SSCEIC` sunt prezentate în tabelul 2.17 din paragraful 1.16.1.

1.25. Încărcătorul bootstrap

Încărcătorul bootstrap, denumit în continuare BSL, asigură un mecanism pentru încărcarea programului de lucru la microcontrolerului prin intermediul interfeței seriale `ASC0`, fără a fi necesară existența nici unui circuit ROM (fie el intern sau extern).

Modulul BSL încarcă datele în memoria RAM internă, dar este posibilă și transferarea programului în memoria externă, folosind o rutină secundară.

Blocul BSL poate fi folosit pentru încărcarea aplicației complete în sistemele fără circuite ROM, poate încărca numai programe temporare, de test sau calibrare în sistemele definitive ori se poate utiliza pentru încărcarea programelor pentru dispozitivele Flash-ROM.

1.25.1 Intrarea în modul BSL

Familia 80C16x intră în acest mod dacă, la sfârșitul inițializării, pinul `P0L.4` are nivel 0 LOGIC. Codurile pentru execuția BSL sunt memorate într-un circuit intern special, Boot-ROM, care nu are nici o legătură cu memoria ROM internă.

După intrarea în acest mod, unitatea centrală explorează pinul `RXD0` pentru a detecta un octet zero (adică un bit de start, opt biți 0h și un bit de stop). Funcție de durata de recepție a acestui octet, unitatea centrală determină viteza de transmisie și inițializează interfața `ASC0` în mod corespunzător. Folosind aceeași viteză de transmisie, circuitul răspunde pe

În momentul în care microcontrolerul intră în modul BSL, registrele de control sun setate automat la următoarele valori:

- Timer WDT – dezactivat;
- Indicator stivă SP – FA40h
- Registru STKOV – FA0Ch;
- Registru S0CON – 8011h;
- Registru BUSCON0 – funcție de configurația de inițializare;
- TXD0 (P3.10 și DP3.10) – 1h.
- Indicator context CP – FA00h;
- Registru STKUN – FA40h;
- Registru SYSCON – FA40h;
- Registru S0BG – funcție de viteză;

Atenție! Chiar dacă memoria ROM internă este validată prin configurația de inițializare, nu se va executa nici o instrucțiune din ea.

Spre deosebire de inițializarea normală, timerul WDT este dezactivat astfel încât secvența de încărcare BSL nu este limitată ca timp.

Sistemele care utilizează procedura BSL o pot iniția prin conectarea unei rezistențe de 5 kΩ între pinul P0L.4 și masă. Dacă sistemul folosește temporar modul BSL se poate adapta o soluție cu un jumper sau un semnal extern.

1.25.2 Procedura de lucru BSL

După trimiterea octetului de identificare, blocul BSL intră într-o buclă așteptând 32 de octeți pe interfața ASC0. Acești octeți sunt memorati consecutiv în memoria RAM internă, de la adresa 00'FA40h până la adresa 00'FA5Fh, adică 16 instrucțiuni. Unitatea centrală execută un salt la prima instrucțiune și, astfel, secvența BSL se consideră încheiată.

Totuși, o aplicație nu poate avea numai 16 octeți, așa că se intră în a doua buclă de încărcare. Aceasta, folosind deja parametrii setați pentru interfața ASC0, poate continua încărcarea, în orice zonă de memorie RAM a programului de aplicație, rutine diverse, blocuri de date etc.

Procesul poate continua în mai mulți pași sau poate trece direct la execuția programului încărcat dar, în toate situațiile, unitatea centrală rămâne în modul BSL.

Pentru a executa aplicația în modul normal de lucru, este necesară ieșirea din modul BSL. Aceasta se poate face prin program, executând o instrucțiune de inițializare software – SRST, care nu mai verifică starea pinului P0L.4 sau printr-o inițializare externă, caz în care pinul P0L.4 trebuie să fie în starea 1 LOGIC.

Calcularea vitezei de transfer este făcută prin intermediul timerului T6 care măsoară durata octetului nul inițial. Orice eroare de măsurare a acestei durate poate conduce la deviații mari de viteză între rata de transfer reală și rata de transfer calculată de circuit. Pentru un transfer corect de date, este obligatoriu ca această deviație să fie mai mică de 2.5%. În principiu, cu cât

viteza de transfer a datelor este mai mică, cu atât eroarea de corelare a vitezelor este mai mică.

1.26. Consumul redus de energie

Pentru a mări durata de funcționare a unui sistem care are alimentarea asigurată de la baterii sau acumulatori cu o resursă limitată, circuitul 80C167 are prevăzute două regimuri economice de funcționare *inactiv* și *oprit*.

1.26.1 Modul inactiv

În acest mod, toate perifericele, inclusiv timerul `WDT` sunt funcționale; este oprită numai funcționarea unității centrale.

Coeficientul de reducere al puterii consumate depinde de frecvența procesorului și este dată de relația următoare:

$$K = \frac{20 + 3f_{CPU}[MHz]}{30 + 8f_{CPU}[MHz]} \approx 0.4$$

Intrarea în modul inactiv este făcută prin executarea instrucțiunii `IDLE`.

Terminarea modul inactiv se face prin orice cerere de întrerupere care are indicatorul `xxxIE` validat. După executarea instrucțiunii `RETI` de la sfârșitul rutinei de tratare a întreruperii, unitatea centrală continuă execuția programului de la următoarea instrucțiune după `IDLE`. Pentru o cerere care este programată pentru un serviciu `PEC`, după terminarea transferului unitatea centrală rămâne în modul `IDLE`.

Atenție! Întreruperile sau serviciile `PEC` vor fi executate și vor scoate procesorul din modul inactiv numai dacă prioritatea lor curentă este mai mare decât a unității centrale (stabilită în registrul `PSW` – câmpul `ILVL`).

O altă cale de terminare a modului inactiv este activarea semnalului extern de întrerupere nemascabilă `NMI` ori executarea unei inițializări externe.

De asemenea, este posibilă ieșirea din modul inactiv printr-o inițializare produsă de timerul `WDT`.

1.26.2 Modul oprit

Pentru a reduce și mai mult consumul de energie, programatorul are la dispoziție și acest regim. În modul oprit toată activitatea microcontrolerului este stopată, numai conținutul memoriei RAM păstrându-se nealterat.

Coeficientul de reducere al puterii consumate este semnificativ, în plus față de modul inactiv fiind posibilă și reducerea tensiunii de alimentare cu 50%.

Modul oprit asigură reducerea puterii consumate de circa 20000 de ori, prelungindu-se corespunzător durata de funcționare a sursei de alimentare.

Intrarea în modul oprit este făcută prin intermediul instrucțiunii `PWRDN`.

Modul oprit poate fi terminat numai prin generarea unei inițializări externe.

Pentru a proteja unitatea centrală de o intrare neintenționată în modul oprit, există două modalități:

- instrucțiunea `PWRDN` este o instrucțiune protejată, pe 32 de biți, fiind puțin probabil să fie executată din întâmplare;
- instrucțiunea este efectivă numai dacă semnalul \overline{NMI} este activ în timpul executării instrucțiunii.

Ultima facilitate este utilă în conjuncție cu un semnal extern pentru semnalarea unei căderi a tensiunii de alimentare, cuplat pe pinul \overline{NMI} . Rutina de tratare a întreruperii \overline{NMI} salvează starea unității centrale în stivă iar la final execută instrucțiunea `PWRDN`. Dacă pinul \overline{NMI} este încă în 0 LOGIC datorită alimentării, procesorul va intra în modul oprit; dacă nu va funcționa normal în continuare.

1.26.3 Starea pinilor de ieșire pe parcursul modurilor economice

Pe durata modului inactiv, când oscilatorul unității centrale este oprit, toate perifericele își continuă funcționarea lor normală. Din acest motiv, toate porturile configurate ca ieșiri păstrează ultima valoare scrisă în bistabilii de ieșire.

Dacă pinul este folosit de un modul intern, starea sa reflectă situația perifericului.

Pinii care sunt folosiți pentru controlul magistralei externe trec într-o stare care reprezintă valoarea lor inactivă (de exemplu, \overline{WR} trece în 1 LOGIC iar ALE în 0 LOGIC) iar alții au valoarea de la ultimul acces EBC (de exemplu \overline{BHE}).

Dacă magistrala externă este în mod multiplexat cu date pe 8 biți, portul `P0H` redă ultima adresă folosită de EBC iar, în caz contrar, este în înaltă impedanță. Portul `P0L` este întotdeauna în stare de înaltă impedanță în modul inactiv.

Pe portul `P1`, pentru magistrală externă demultiplexată, se regăsește ultima adresă utilizată.

Portul `P4` conține adresa segment a ultimului acces EBC. Pinii nefolosiți pentru adresă sunt pini de intrare-ieșire și, în consecință, redau ultima valoare scrisă.

În modul oprit, atât pentru unitatea centrală cât și pentru modulele interne oscilatorul este blocat. Ca în modul inactiv, toate porturile de ieșire reflectă starea înainte de intrarea în acest mod. Dacă pinul este folosit de un periferic intern, starea sa redă ultima acțiune executată de periferic.

1.27. Setul de instrucțiuni

Pentru a obține performanțe maxime într-o arhitectură cu stivă de instrucțiuni, setul de instrucțiuni a fost optimizat pentru a funcționa în filozofia unui procesor RISC. Această filozofie a condus la următoarele tendințe pentru realizarea instrucțiunilor:

- Coduri realizarea unor operațiuni care necesită secvențe de instrucțiuni utilizate frecvent. Se evită transferul în și din registre temporare, cum ar fi acumulatorul sau biți de tip transport sau împrumut. Este permisă executarea în paralel a sarcinilor, de exemplu salvarea stării procesorului la intrarea în întreruperi sau subrutine.
- Este evitată o structură complicată de codificare și, de asemenea, structuri complexe de adresare. Aceasta scade timpul decodificării instrucțiunilor permițând și o dezvoltare simplă a compilatoarelor.
- Cele mai utilizate instrucțiuni sunt codificate într-un singur cuvânt. Aceasta permite alinierea codului la nivel de cuvânt și evitarea existenței unor circuite complicate pentru aliniere.

Operanzii admiși de procesor sunt de tip cuvânt (16 biți), octet (8 biți) sau bit. Modurile de bază de adresare folosite pentru operanzi sunt directe, indirecte sau imediate.

În cele ce urmează sunt prezentate instrucțiunile circuitului 80C167 organizate pe clase și pe tipuri de operanzi.

Instrucțiuni aritmetice

◦ Adunarea a două cuvinte sau octeți	ADD	ADDB
◦ Adunarea cu transport a două cuvinte sau octeți	ADDC	ADDCB
◦ Scăderea a două cuvinte sau octeți	SUB	SUBB
◦ Scăderea cu transport a două cuvinte sau octeți	SUBC	SUBCB
◦ Înmulțire 16·16 biți cu sau fără semn	MUL	MULU
◦ Împărțire 16·16 biți cu sau fără semn	DIV	DIVU
◦ Împărțire 32·16 biți cu sau fără semn	DIVL	DIVLU
◦ Complement față de 1 pentru cuvânt sau octet	CPL	CPLB
◦ Complement față de 2 pentru cuvânt sau octet	NEG	NEGB

Instrucțiuni logice

◦ ȘI-LOGIC între două cuvinte sau octeți	AND	ANDB
◦ SAU-LOGIC între două cuvinte sau octeți	OR	ORB
◦ SAU-EXCLUSIV între două cuvinte sau octeți	XOR	XORB

Comparări și control bucle

◦ Comparare între două cuvinte sau octeți	CMP	CMPB
◦ Comparare între două cuvinte cu postincrementare cu 1 sau 2	CMPI1	CMPI2
◦ Comparare între două cuvinte cu postdecrementare cu 1 sau 2	CMPD1	CMPD2

Instrucțiuni booleene biți

◦ Manipulare câmp de biți în octet superior sau inferior	BFLDH	BFLDL
◦ Setare bit	BSET	

- Ștergere bit BCLR
- Mutare bit BMOV
- Mutare bit negat BMOVN
- ȘI-LOGIC între doi biți BAND
- SAU-LOGIC între doi biți BOR
- SAU-EXCLUSIV între doi biți BXOR
- Comparare între doi biți BCMP

Instrucțiuni deplasare și rotire

- Deplasare dreapta cuvânt SHR
- Deplasare stânga cuvânt SHL
- Rotire dreapta cuvânt ROR
- Rotire stânga cuvânt ROL
- Deplasare aritmetică dreapta cuvânt ASHR

Instrucțiuni normalizare

- Determinare număr deplasări normalizare cuvânt PRIOR

Instrucțiuni mutare date

- Mutare standard cuvânt sau octet MOV MOV B
- Mutare octet la o locație de cuvânt cu extensie de semn sau de zero MOVBS MOV BZ

Instrucțiuni stiva sistem

- Introducerea unui cuvânt în stivă PUSH
- Extragerea unui cuvânt din stivă POP
- Schimbarea contextului registrelor GPR SCXT

Instrucțiuni salt

- Salt condiționat la o adresă absolută, indirectă sau relativă în segmentul curent JMPA JMPI JMPR
- Salt necondiționat la adresă în orice segment JMPS
- Salt condiționat la o adresă relativă în segmentul curent funcție de starea unui bit JB JNB
- Salt condiționat la o adresă relativă în segmentul curent funcție de starea unui bit cu inversarea bitului în caz de salt JBC JNBS

Instrucțiuni apel subrutine

- Apel condiționat la adresă absolută, indirectă sau relativă în segmentul curent CALLA CALLI CALLR
- Apel necondiționat la adresă în orice segment CALLS
- Apel condiționat la o adresă absolută în segmentul

curent și salvarea în stivă a unui registru selectabil	PCALL	
◦ Apel necondiționat de întrerupere sau excepție	TRAP	
<i>Instrucțiuni reîntoarcere subrutine</i>		
◦ Reîntoarcere din segmentul curent	RET	
◦ Reîntoarcere din orice segment	RETS	
◦ Reîntoarcere din segmentul curent și aducerea din stivă a unui registru selectabil	RETP	
◦ Reîntoarcere din rutină întrerupere	RETI	
<i>Instrucțiuni control sistem</i>		
◦ Inițializare software	SRST	
◦ Intrare mod inactiv	IDLE	
◦ Intrare mod oprit	PWRDN	
◦ Servire timer WDT	SRVWDT	
◦ Invalidare timer WDT	DISWDT	
◦ Terminare rutină inițializare	EINIT	
<i>Instrucțiuni diverse</i>		
◦ Nici o acțiune	NOP	
◦ Definirea unor instrucțiuni neîntreruptibile	ATOMIC	
◦ Comutare moduri adresare 'reg', 'bitoff' și 'bittadr' pentru zona ESFR	EXTR	
◦ Suprapunere pagini date folosind o pagină specială de date în locul DPP și opțional comutare în zona ESFR	EXTP	EXTPR
◦ Suprapunere pagini date folosind un segment specific în locul DPP și opțional comutare în zona ESFR	EXTS	EXTSR

Unele instrucțiuni care sunt critice pentru funcționare unității centrale sunt denumite *instrucțiuni protejate*. Pentru a crește protecția împotriva unor încălcări eronate de cod, aceste instrucțiuni folosesc 32 de biți pentru decodificare. O instrucțiune protejată trebuie să aibă codul operațiunii repetat de două ori în al doilea cuvânt al instrucțiunii iar octetul următor codului să fie complementul acestuia.

Instrucțiunile protejate sunt DISWDT, EINIT, IDLE, PWRDN, SRST și SRVWDT. Apariția unei erori de decodificare la o astfel de instrucțiune provoacă apariția unei excepții hardware prin setarea indicatorului PRTFLT din registrul TFR (prezentate în 1.16.7).

Atenție! Circuitul nu dispune de aritmetică BCD. Calculele BCD pot fi efectuate prin convertirea datelor BCD în cod hexazecimal, efectuarea calculelor, urmată de convertirea rezultatului în BCD. Se pot folosi facilitățile de înmulțire/împărțire ale circuitului sau, dacă

există suficient spațiu, se pot face conversii rapide pe bază de tabele.

Instrucțiunea PRIOR permite emularea simplă a operațiilor în virgulă flotantă cu un număr mic de alte instrucțiuni.

Dacă este folosită pentru inițializare memoria ROM internă (pinul EA=1h la inițializare), circuitul trebuie să conțină această memorie și trebuie să aibă un vector de inițializare valid și un program corespunzător.

La alocarea memoriei ROM interne în segmentul 0 sau 1 nu trebuie executate instrucțiuni decât din memoria externă sau RAM intern.

2. Dezvoltarea sistemelor cu microcontrolere

Scopul acestui capitol este de a prezenta câteva unelte software strict necesare oricărui utilizator, sisteme de dezvoltare pentru testarea soluțiilor hardware și software și nu în ultimul rând, câteva aplicații și drivere de uz general cu un accent deosebit pus pe interfețele I²C.

Având ca punct de pornire aceste cunoștințe, un utilizator își poate dezvolta propriile sale aplicații, în cele mai diverse domenii: sisteme de alarmă, automatizări casnice din cele mai diverse, îmbunătățiri ale electronicii automobilului etc. Practic, domeniul de utilizare al microcontrolerelor nu este limitat decât de natura semnalelor care trebuie controlate (și, evident, de existența traductoarelor necesare) și de imaginația utilizatorului.

2.1. Software

Programele aplicative sunt scrise, de regulă, în assembler sau în C. Există multe alte programe ajutătoare, compilatoare, emulatoare create de diverse firme. Dintre acestea se pot evidenția:

- ApBUILDER de la firma Intel care, prin intermediul unor ferestre, poate seta parametrii blocurilor funcționale ale microcontrolerelor generând rutinele aferente în assembler sau în C. Versiunea 2.21 a programului suportă următoarele tipuri de microcontrolere și microprocesoare:
 - Intel386™ EX;
 - 80C186EA / 80C188EA, 80C186EB / 80C188EB, 80C186EC / 80C188EC, 80C186XL / 80C188XL;
 - 8XC196KD, 8XC196KC, 8XC196KB, 8XC198, 8XC196KR, 8XC196KQ, 8XC196KT, 8XC196JR, 8XC196JQ, 8XC196JT, 8XC196NP, 8XC196NT, 8XC196NU;
 - 80C296SA;
 - 8XC52, 8XC54, 8XC58, 8XC51FA, 8XC51FB, 8XC51FC;
 - 8XC251SA, 8XC251SB, 8XC251SP, 8XC251SQ;
 - 8XC151SA, 8XC151SB;
 - 8X930Ax USB;
 - 8X930Hx.

Detalii suplimentare se pot găsi la pagina <http://www.intel.com> sau <http://developer.intel.com/design/mcs51/>.

Franklin Software (<http://www.fsinc.com>) a realizat unul din cele mai bune compilatoare C pentru familia de microcontrolere 80x51 și 80xC552. De asemenea, Franklin Software a dezvoltat întreaga gamă de aplicații software (assembler, compilator C, emulator, monitor etc.) pentru microcontrolerelor de 16 biți din familia Siemens 80C16X.

La Philips (<http://www.semiconductors.philips.com>) se poate găsi un assembler și un depanator pentru familiile 80xC51 și XA cât și referințe la alte programe realizate de alte firme.

2.1.1 Compilatorul C

Limbajul C folosit este bazat pe ANSI C cu câteva modificări datorate:

- împărțirii spațiului de adresare al unității centrale;
- utilizarea specifică a registrelor speciale (SFR);
- variabilelor de tip bit și obiectele adresabile la nivel de bit;
- opțiunile bancurilor de registre și mascarea registrelor de uz general;
- întreruperi specifice pentru familiile de microcontrolere.

Vor fi prezentate în continuare principalele caracteristici ale compilatoarelor C51 pentru 8xC552, respectiv C166 pentru 80C16x. Compilatoarele nu sunt universale, ele fiind specifice fiecărei familii de microcontrolere, generând un cod compact și extrem de rapid. Pentru informații suplimentare se recomandă lucrările *C51 COMPILER User's Guide, Keil Elektronik GmbH* și *C166 COMPILER User's Guide, Keil Elektronik GmbH*.

Folosirea limbajului de nivel înalt oferă câteva avantaje:

- nu este necesară cunoașterea setului de instrucțiuni ale procesoarelor, însă este de dorit (dar nu absolut necesar) cunoașterea structurii memoriei unităților centrale;
- detaliile referitoare la alocarea registrelor și a diferitelor zone de memorie cad în sarcina compilatorului;
- programul are o formă structurată;
- programarea și timpul de testare a programelor este redus drastic, mărind eficiența;
- librăriile C suportate conțin multe rutine standard, cum ar fi: intrări/ieșiri formate, conversii numerice, aritmetică în virgulă flotantă;
- utilizatorul își poate crea propriile librării;
- compilatoarele C realizate sunt portabile, permițând trecerea rapidă de la un tip de procesor la altul.

Sintaxa pentru invocarea compilatoarelor este următoarea:

C51 *fișier.c* [*listă_control*]

C166 *fișier.c* [*listă_control*]

unde: *fișier.c* reprezintă programul sursă care va fi compilat și transformat în fișier obiect *.obj*.

listă_control conține directivele din linia de apel.

Cele mai importante comenzi din *listă_control* utilizate de și C51 C166 sunt prezentate în continuare:

- TINY (numai C166), SMALL, COMPACT, MEDIUM (numai C166) sau LARGE selectează modelul de memorie corespunzător;
- CODE adaugă la fișierul de ieșire *./st* mnemonicele în asamblor generate de compilator;
- DEBUG adaugă la fișierul de ieșire *.obj* informații pentru depanare;
- HOLD (numai C166) specifică explicit spațiul de memorie utilizat de obiecte *near*, *idata*, *sdata* sau *bdata*;

Exemplu: C166 prog.c HOLD (near 6) – toate variabilele care ocupă mai puțin de 6 octeți sunt alocate în zona near.

- INTERVAL (numai C51) specifică un interval diferit de 3 octeți pentru vectorii de întrerupere;
- INTVECTOR (numai C51) declară deplasamentul pentru tabela vectorilor de întrerupere în situația în care tabela nu este memorată de la adresa 0h;
- MOD167 validează utilizarea instrucțiunilor 80C167;
- OPTIMIZE inspectează codul final eliminând unele slăbiciuni ale compilatoarelor. OPTIMIZE este urmat de o valoare zecimală care descrie tipul de optimizare ales:
 - (0) îmbunătățește timpul de prelucrare prin efectuarea calculelor care conțin constante, inclusiv calculul adreselor; de asemenea, compilatorul elimină salturile inutile (JMP la JMP);
 - (1) elimină fragmentele de cod neutilizate și analizează salturile condiționate pentru a sesiza dacă prin schimbarea condiției acesta poate fi eliminat;
 - (2) ameliorează accesul la variabilele care sunt incluse direct în operatori, eliminând necesitatea utilizării de registre intermediare;
 - (3) elimină instrucțiunile MOV redundante;
 - (4) nu mai rezervă memorie pentru variabilele și parametrii care sunt transferați prin registre; de asemenea, optimizează instrucțiunile CASE/SWITCH prin transformarea lor în tabele de salturi sau în secvențe comparare-salt;
 - (5) permite calculul unic a unor expresii identice care apar în rutine; de asemenea, optimizează buclele din program, în sensul încărcării valorilor constante în afara buclei;
- PECDEF (numai C166) rezervă spațiul necesar pentru pointerii sursă și destinație ai PEC;
- SRC creează în locul fișierului obiect un fișier sursă care poate fi asamblat cu macroasamblorul corespunzător.

Tipuri de date

În tabelul 3.1.a) sunt prezentate cuvintele cheie suplimentare pentru C51 iar în tabelul 3.1.b) pentru C166. Suplimentar, variabilele pot fi combinate în structuri sau uniuni, șiruri multidimensionale iar adresarea lor poate fi făcută prin pointeri. Directiva de tip sfr, atât pentru C51 cât și pentru C166 simplifică adresarea registrelor speciale.

Tabelul 2.1		
Tip date	Dimensiune	Domeniu de valori
a) C51		
bit	1 bit	0 sau 1
signed char	1 octet	-128 ÷ +127
unsigned char	1 octet	0 ÷ +255

signed int	2 octeți	-32768 ÷ +32767
unsigned int	2 octeți	0 ÷ +65535
signed long	4 octeți	-2147483648 ÷ +2147483647
unsigned long	4 octeți	0 ÷ +4294967295
float	4 octeți	±1.176E-38 ÷ ±3.40E+38
pointer	1÷3 octeți	adresa obiectului în funcție de zona de memorie
Tipuri de date pentru SFR		
sbit	1 bit	0 sau 1
sfr	1 octet	0 ÷ +255
sfr16	2 octeți	0 ÷ +65535
b) C166		
bit	1 bit	0 sau 1
signed char	1 octet	-128 ÷ +127
unsigned char	1 octet	0 ÷ +255
signed int	2 octeți	-32768 ÷ +32767
unsigned int	2 octeți	0 ÷ +65535
signed long	4 octeți	-2147483648 ÷ +2147483647
unsigned long	4 octeți	0 ÷ +4294967295
float	4 octeți	±1.176E-38 ÷ ±3.40E+38
double	8 octeți	±1.7E-308 ÷ ±1.7E+308
pointer	1÷4 octeți	adresa obiectului în funcție de zona de memorie
Tipuri de date pentru SFR		
sbit	1 bit	0 sau 1
sfr	2 octeți	0 ÷ +65535

Spațiul de memorie

Compilatoarele dezvoltate suportă arhitectura completă a familiilor de microcontrolere pentru care sunt destinate. Fiecare variabilă poate fi asignată explicit unui anumit spațiu de memorie.

Definirea spațiului de memorie utilizat de variabile este prezentată în tabelul 1.2.a) pentru C51, respectiv 1.2.b) pentru C166.

Tabelul 2.2	
Tipuri de memorie	Descriere
a) C51	
code	memorie program (64 kB); acces cu <code>MOVC @A+DPTR</code>
data	memorie internă adresabilă direct; acces foarte rapid la variabile (128 octeți)
idata	memorie internă adresabilă indirect; posibilitate de adresare a întregului spațiu intern de adrese (256 octeți)
bdata	memorie internă adresabilă direct la nivel de bit; permite accesul la nivel de bit sau octet (16 octeți)
xdata	memorie de date externă (64 kB); accesată folosind <code>MOVX @DPTR</code>
pdata	memorie de date externă adresată paginat (256 octeți) folosind <code>MOVX @Rn</code>
b) C166	
near	pointer 16 biți; calculul adresei pe 16 biți permite accesul la: <ul style="list-style-type: none"> 16 kB variabile în grupul <code>NDATA</code>; 16 kB constante în grupul <code>NCONST</code>; 16 kB date sistem în grupul <code>SDATA</code>.
idata	memorie internă adresabilă indirect; posibilitate de adresare a întregului spațiu intern de adrese (2 kB)
bdata	memorie internă adresabilă direct la nivel de bit; permite accesul la nivel de bit sau octet (256 octeți)
sdata	spațiul sistem (0C000h...0FFFFh); permite definirea obiectelor PEC
far	pointer 32 biți, permițând accesul complet la întregul spațiu de

	memorie; dimensiunea unui șir sau structuri este limitată la 16 kB
huge	pointer 32 biți, permițând accesul complet la întregul spațiu de memorie; dimensiunea unui șir sau structuri nu mai este limitată la 16 kB

Modelul de memorie

Modelele de memorie determină modul în care sunt folosite variabilele dinamice, transmiterea parametrilor funcțiilor și alte declarații fără un mod explicit de model de memorie. Parametrii și variabilele automate sunt plasați în registrele procesorului disponibili apoi în memorie la adrese fixe în funcție de modelul de memorie folosit.

C51 suportă trei modele de memorie iar C166 suportă cinci modele de memorie. Cu excepția modelului `TINY`, toate celelalte lucrează în mod segmentat.

Caracteristicile modelului de memorie pentru C51 și C166 sunt prezentate în tabelul 3.3.a), respectiv 3.3.b).

Tabelul 2.3		
Model memorie	Declarații variabile	Declarații funcții
a) C51		
SMALL	Parametrii și variabilele automate sunt plasate în memoria internă dacă nu mai sunt registre disponibile (maxim 120 octeți în memoria DATA)	
COMPACT	Parametrii și variabilele automate sunt plasate în memoria externă dacă nu mai sunt registre disponibili. (maxim 256 octeți în memoria PDATA)	
LARGE	Parametrii și variabilele automate sunt plasate în memoria externă dacă nu mai sunt registre disponibili. (maxim 64 kB în memoria XDATA)	
b) C166		
TINY	16 biți	16 biți
SMALL	near (16 biți)	near (16 biți)
COMPACT	far (32 biți)	near (16 biți)
MEDIUM	near (16 biți)	far (32 biți)
LARGE	far (32 biți)	far (32 biți)

Pointeri

C51 suportă pointerii generici și specifici tipului de memorie enumerați în tabelul 3.4.

Tabelul 2.4		
Declarație	Memorie ocupată	Pointer la
float *p	3 octeți	... float în tot spațiul de memorie (pointer generic)
char data *p	1 octet	... char în memoria data
int idata *ip	1 octet	... int în memoria idata
long pdata *pp	1 octet	... long în memoria pdata
char xdata *xp	2 octeți	... char în memoria xdata
int code *cp	2 octeți	... int în memoria code

La C166, spațiile de memorie near, far și huge pot fi aplicate și pointerilor. Un pointer near permite adresarea oricărui obiect care folosește stiva sau este definit în zonele near, sdata, idata sau bdata. Un pointer far poate accesa toate obiectele din spațiul de memorie al lui 80C16x,

dimensiunea obiectului fiind limitată la 16 kB. În situația pointerului `huge`, dimensiunea obiectului adresat poate fi mai mare de 16 kB.

Pentru modelele de memorie segmentate (toate, cu excepția lui `TINY`), pentru adresarea pointerilor sunt folosite registrele `DPPx`, după cum urmează:

```
DPP0  pointeri huge și far
DPP1  pointeri near grupul NCONST
DPP2  pointeri near grupul NDATA
DPP3  pointeri grupurile SDATA sau SYSTEM
```

Bancuri de registre și mascarea registrelor

C51 suportă 4 bancuri de memorie utilizabile pentru programul curent. Definirea bancului de registre utilizat este făcută fie în linia de comandă, fie printr-o directivă `#pragma`, conform sintaxei:

```
REGISTERBANK (n)
```

Sintaxa pentru definirea bancului de registre folosit de o procedură C este:

```
[tip] nume_funcție ([parametri]) [model] [reentrant] using n
```

unde `n` reprezintă numărul bancului de registre utilizat.

Mascarea registrelor permite o optimizare globală a utilizării registrelor interne. Folosirea acestei facilități îmbunătățește programul prin eliminarea salvărilor inutile în stivă a registrelor unității centrale. Mascarea registrelor este activată de directiva `REGFILE` sau poate fi generată automat și de editorul de legături L51.

Masca de registre este un cuvânt a cărei semnificație este:

MSB										LSB						
Registru	VAL	-	ACC	CY	PSW	B	DPL	DPH	R0	R1	R2	R3	R4	R5	R6	R7

VAL este setat pentru a indica o mască validă.

C166 suportă până la 128 de bancuri de registre logice, fiecare banc fiind compus din 16 registre `R0...R15`.

Adresa de bază a bancului de registre curent este dată registrul `SFR CP` (*Context Pointer*). Dacă o procedură este declarată cu atribut `using`, compilatorul generează codul necesar pentru schimbarea bancului de registre și salvarea `CP` anterior, precum și pentru revenirea la vechiul `CP` la terminarea rutinei.

Este recomandat ca această funcție a compilatorului să fie utilizată în întreruperi sau pentru programele de aplicație în timp real.

Sintaxa pentru definirea bancului de registre este:

```
[tip] nume_funcție ([parametri]) using banc_registre
```

unde `banc_registre` este un nume care identifică bancul de registre pe parcursul procesului de editare a legăturilor.

`banc_registre` poate fi folosit de funcții diferite și este chiar recomandabil ca, pentru întreruperile cu același nivel de prioritate, să fie folosit același banc de registre.

C166 suportă o mascarea a registrelor care poate fi aplicată prototipurilor sau declarațiilor externe de funcții. Mascarea registrelor specifică ce registre sunt modificate în timpul execuției funcției. Informația este utilizată de compilator pentru optimizarea alocării registrelor și minimizarea timpului de execuție și a lungimii codului.

Un exemplu de utilizare al acestei facilități este prezentat în continuare:

```
[extern][tip] nume funcție ([parametri]) @=reg_mask
```

unde: `[extern][tip] nume funcție ([parametri])` este sintaxa standard de definire a funcției;

reg_mask este o valoare numerică, pe 16 biți, corespunzătoare următoarelor codificări:

	MSB														LSB	
Registru utilizat	-	-	MDX	R12	R11	R10	R9	R8	R7	R6	R5	R4	R3	R2	R1	R0

Valoarea 0 a *reg_mask*, valoare implicită, specifică utilizarea tuturor registrelor. Valoarea 0x8000h indică faptul că nici un registru nu este afectat de funcție. MDX reprezintă registrele MDL, MDH și MDC utilizate de împărțire și înmulțire.

Întreruperi

Compilatorul C51 are cuvinte specifice care permit programatorului un control complet asupra întreruperilor, bancurilor de registre utilizate și a funcțiilor care vor fi apelate la sosirea unei cereri de întrerupere.

Specificarea adresei de start a vectorului de întrerupere pentru sistemele de dezvoltare la care programul de test se încarcă de la adresa 8000h trebuie folosită directiva `INTVECTOR/NOINTVECTOR` (fie în linia de comandă, fie cu `#pragma`).

Sintaxa unei funcții de întrerupere este:

```
void nume_funcție (void)[model][reentrant] interrupt n [using m]
```

unde *n* este numărul întreruperii și *m* numărul bancului de registre utilizat.

Compilatorul C166 permite programatorului controlul complet asupra tuturor aspectelor referitoare la întreruperi sau bancurile de registre. C166 generează codul necesar pentru a efectua procedurile optime în întreruperi.

C166 oferă suportul necesar și pentru canalele PEC. Zonele cu date PEC trebuie declarate în spațiul de memorie `sdata`, sau trebuie declarate explicit în segmentul 0 de memorie. Pentru rezervarea zonelor de memorie necesare PEC trebuie folosită directiva `PECDEF` urmată de numărul canalelor utilizate (de exemplu: `#pragma PECDEF (1,3,4-7)`).

Sintaxa folosită pentru întreruperi este următoarea:

```
void nume_funcție (void) interrupt definire_vector [using reg_mask]
```

unde: *definire_vector* reprezintă:

- identificator întrerupere = număr excepție;
- identificator întrerupere;
- număr excepție.

C166 permite definirea unui vector de întrerupere fie în formă simbolică, fie în formă absolută. Legătura între forma absolută și simbolică este dată de relația:

$$\text{adresă_vector} = \text{număr_excepție} * 4$$

Utilizarea procedurilor de întrerupere prezintă următoarele particularități:

- dacă nu este utilizată comutarea bancului de registre (atributul `using`), toate registrele utilizate în rutină sunt salvate în stivă;
- registrele SFR, MDC, MDL și MDH, dacă sunt utilizate în rutină, sunt salvate automat în stivă iar la ieșire sunt restaurate;
- nu este posibilă trecerea sau întoarcerea de parametri;
- din întrerupere pot fi apelate orice funcții standard C (toate sunt reentrante);
- funcția este terminată de instrucțiunea `RETI`.

Transmiterea parametrilor

Cunoașterea modului în care sunt transferați parametrii la apelul unei funcții este utilă în cazul în care se scriu atât funcții atât în asamblare cât și în C.

C51 poate transfera până la trei parametri folosind registrele procesorului, conform cu tabelul 3.5. Dacă nu sunt registre disponibile sau dacă se folosește directiva `#pragma NOREGPARAMS`, parametrii sunt transmiși folosind locații din memorie în funcție de modelul de memorie folosit.

Tabelul 2.5				
Tip parametru	char, pointer 1 octet	int, pointer 2 octeți	long, float	pointer generic
Parametrul 1	R7	R6 și R7	R4, R5, R6, R7	R1, R2, R3
Parametrul 2	R5	R4 și R5	R4, R5, R6, R7	R1, R2, R3
Parametrul 3	R3	R2 și R3	–	R1, R2, R3

Valoarea întoarsă de funcție se află în registrele unității centrale, după cum se prezintă în tabelul 3.6

Tabelul 2.6	
Tipul valorii returnate	Registrul
Bit	carry
(unsigned) char	R7
(unsigned) int	R6 (MSB), R7 (LSB)
(unsigned) long	R4 (MSB), R5, R6, R7 (LSB)
Float	R4, R5, R6, R7 (format IEEE pe 32 de biți)
pointer generic	R1, R2, R3 (R3 selector tip memorie, MSB în R2, LSB în R1)

C166 permite transferul a maxim cinci parametri prin intermediul registrelor de uz general ale unității centrale R8...R12. Dacă toate cele cinci registre sunt utilizate, va fi folosită stiva sistem. De asemenea, stiva este folosită pentru păstrarea variabilelor automate și poate fi accesată prin intermediul registrului R0. Pentru transmiterea valorilor de tip bit este folosit R15.

Valorile returnate de proceduri sunt păstrate în registre fixe (prezentate în tabelul 3.7, în funcție de natura acestora. În acest mod, interfațarea cu programele scrise în asamblor este foarte mult ușurată.

Tabelul 2.7		
Valoare returnată	Registru	Observații
Bit	R4.0	
(unsigned) char	RL4	
(unsigned) int	R4	
(unsigned) long	R4, R5	LSB în R4, MSB în R5
Float	R4, R5	format 32 biți IEEE. exponent și semn în R5
Double	R4...R7	format 64 biți IEEE. exponent și semn în R7
near pointer	R4	
far/huge pointer	R4, R5	deplasament în R4, selector în R5

Fișiere de configurare

Un proiect scris în C51 trebuie legat (linkeditat) cu fișierul `STARTUP.a51` care conține o rutină de inițializare a zonelor de memorie folosite de rutinele C51 și un salt la funcția `main()`.

Principala modificare adusă fișierului de configurare `STARTUP.a51` pentru C51 este înlocuirea declarației: `CSEG AT 0` cu `CSEG AT 8000h` atunci când programele sunt executate din memoria RAM (de la adresă `8000h`) și programul monitor este de la adresă `0h`.

Compilerul C166 poate fi adaptat la diferite sisteme de dezvoltare prin intermediul a câteva fișiere. Fișierele de configurare și semnificația lor este:

`STARTUP.A66` conține câteva definiții utilizate la inițializarea sistemului:

<code>_MCTC</code>	setează registrul <code>BUSCON.0...BUSCON.3</code> ; definește numărul de cicluri de așteptare la accesul memoriei;
<code>_RWDC</code>	setează registrul <code>BUSCON.4</code> ; definește întârzierea semnalelor $\overline{RD}/\overline{WR}$;
<code>_MTTC</code>	setează registrul <code>BUSCON.5</code> ; programează intervalul de înaltă impedanță;
<code>_RDYEN</code>	setează registrul <code>BUSCON.12</code> ; validează utilizarea semnalului \overline{READY} pentru terminarea ciclului de memorie;
<code>_CLKEN</code>	setează registrul <code>SYSCON.8</code> ; validează producerea semnalului <code>CLKOUT</code> pe pinul <code>P3.15</code> ;
<code>_BYTDIS</code>	setează registrul <code>SYSCON.9</code> ; validează producerea semnalului \overline{BHE} pe pinul <code>P3.12</code> ;
<code>_SGTDIS</code>	setează registrul <code>SYSCON.11</code> ; invalidează segmentarea (pentru modelul de memorie <code>TINY</code>);
<code>_STKSZ</code>	setează registrul <code>SYSCON.13...SYSCON.15</code> ; definește mărimea stivei între 32 și 1024 cuvinte;
<code>EXT_RAM</code>	validează semnalul \overline{WR} pe pinul <code>P3.13</code> ;
<code>WATCHDOG</code>	dezactivează timerul de inițializare;
<code>CLR_MEMORY</code>	validează ștergerea memoriei RAM la inițializare;
<code>INIT_VARS</code>	validează inițializarea variabilelor declarate explicit.

Mai multe informații despre registrele de configurare pot fi găsite în paragraful 2.3.1, *Caracteristici programabile ale magistralei* și 2.2.3, *Registrele speciale ale unității centrale*.

PUTCHAR.C conține câteva rutine utilizate pentru transmiterea de caractere. Fișierul respectiv folosește interfața ASC a microcontrolerului pentru comunicare cu un terminal cu protocol XON/XOFF.

GETKEY.C conține câteva rutine utilizate pentru recepționarea de caractere. Fișierul respectiv folosește interfața ASC a microcontrolerului pentru comunicare cu un terminal. Nu realizează funcții de conversie.

Toate funcțiile de intrare ieșire, ca de exemplu `printf`, `puts`, `scanf`, folosesc funcțiile `putchar` sau `getkey`. Prin modificarea acestor fișiere și introducerea lor în proiectul dezvoltat se poate face adaptarea funcțiilor de intrare/ieșire la echipamentele periferice folosite. De asemenea, se pot implementa diverse protocoale de comunicație.

2.1.2 Asamblorul

Asamblorul conține programele și instrumentele necesare pentru programarea familiilor de procesoare pentru care sunt destinate: A51 pentru 8xC552 și A166 pentru 80C16x.

Rolul asamblorului este de a transforma fișierul sursă (de regulă .asm) în fișier relocabil (.obj).

Invocarea asamblorului poate fi destul de complexă, întrucât pot fi specificate multe opțiuni. Informații suplimentare se pot găsi în lucrările *A51 ASSEMBLER User's Guide, Keil Elektronik GmbH* și *A166 ASSEMBLER User's Guide, Keil Elektronik GmbH*.

Sintaxa invocării este:

A51 *fișier.asm* [*opțiuni*]

A166 *fișier.asm* [*opțiuni*]

Detalii suplimentare despre opțiunile specifice asambloarelor A51 și A166 sunt prezentate în paragraful *Controlul asamblorului*.

Operanzi și expresii

Programul sursă pentru asamblor constă în linii de mnemonice având o formă asemănătoare cu linia următoare:

```
[etichetă]:      mnemonic    [expr1] [,expr2] [,expr3]    [;comentariu]
```

Semnificația elementelor de mai sus este următoarea:

etichetă: o valoare simbolică a adresei fizice a instrucțiunii utilizată pentru salturi, apeluri de subrutine și depanatoare;

mnemonic un set de caractere recunoscut de asamblor ca instrucțiune a unității centrale;

expr1...3 operandii asociați instrucțiunii respective.

Operandii acceptați de A51 și A166, care pot fi în număr de la 0 până la 3, sunt prezentați în tabelul 3.8.a), respectiv 3.8.b).

Tabelul 2.8	
Operand	Semnificație
a) A51	
A	acumulator
R0...R7	registre de uz general din bancul curent de registre
DPTR	pointer la memoria de date internă sau externă
PC	contor program (conține adresa următoarei instrucțiuni)
C	indicator deplasare (carry)
AB	registru dublu A+B folosit de instrucțiunile MUL și DIV
AR0...AR7	registre folosite pentru adresare absolută
#DATA _n	constantă imediată pe 8 sau 16 biți
b) A166	
R _n , R _m	acces direct la GPR din bancul curent de registre R0...R15
REG	acces direct la orice registru GPR sau SFR
BITWORD	acces la cuvânt în spațiul de memorie adresabil la nivel de bit
BITADDR	acces la bit în spațiul de memorie adresabil la nivel de bit
MEM	acces la orice locație de memorie
[R _n], [R _m]	acces indirect la întreaga memorie funcție de conținutul GPR
CADDR	adresă pe 16 biți a codului instrucțiunii într-un segment de 64 kB
REL	deplasament pentru salturi relative. Valoarea este de +127/-128 cuvinte relativ la deplasamentul curent
SEG	numărul segmentului de cod
#TRAP	constantă pe 7 biți folosită ca număr al vectorului de întrerupere
CC_cond	cod condiție pentru salturi, apeluri rutine etc.

Operandii instrucțiunilor sunt expresii primare. Expresiile constau în numere, simboluri și operatori.

În continuare, vor fi prezentate numai particularitățile specifice asamblorilor A51 și A166:

- Numerele pot fi reprezentate în cod hexazecimal (h,H), zecimal (d,D), octal (o,O,q,Q) sau binar (b,B). Sunt admise numai șiruri de unul sau două caractere ASCII.
- Simbolurile reprezintă valori numerice sau adrese. Se pot utiliza ca valori numerice în expresii unde sunt folosite constante numerice. Pot fi definite de utilizator sau pot fi speciale, cuvinte rezervate (GPR, "ORG", "\$" etc.).

Simbolurile pot avea la C166 următoarele atribute: TYPE (tipul simbolului – bit, byte, word, data3 etc.; folosite pentru determinarea tipului accesului și selectarea instrucțiunii potrivite – de exemplu MOV_B sau MOV_W), SECTION (segmentul de memorie care conține cod, constante sau variabile), SCOPE (întinderea simbolului – local pentru module, global, public sau extern pentru constante și simboluri relocatabile), VALUE (valoarea numerică sau deplasamentul simbolului) și CHANGEABLE (simbolurile definite cu directiva SET pot fi modificate pe parcursul programului).

Simbolurile pot fi relocatabile, adică ele sunt evaluate în momentul editării legăturilor. Aceste simboluri sunt: numele de secțiuni, numele de grupuri, variabilele și etichetele, constantele externe.

Operatorii sunt prezentați în tabelul 3.9. (cu ✕ sunt marcați operatorii admiși numai de C166).

Tabelul 2.9	
Operator	Semnificație
()	schimbarea ordinii de evaluare
.	separator poziție bit
BIT PTR, BYTE PTR, WORD PTR, BITWORD PTR, NEAR PTR, FAR PTR	✕ tip pointer
DATA3, DATA4, DATA8, DATA16	constantă 3 biți (0-7), 4 biți (0-15), 8 biți (0-256), respectiv 16 biți (0-65535)
DPP0-DPP3	✕ indicator pagină de date
SEG	✕ număr segment variabilă (64 kB)
PAG	✕ număr pagină variabilă (16 kB)
SOF	✕ deplasament segment variabilă
POF	✕ deplasament pagină variabilă
BOF	✕ poziție bit
HIGH, LOW	valoarea octetului superior, respectiv inferior
NOT	complement
+, -	semnul expresiei
*, /, MOD	înmulțire, împărțire, rest modulo
+, -	adunare, scădere
SHL(<<), SHR(>>)	deplasare stânga, dreapta
AND(&), OR(), XOR(^)	ȘI LOGIC, SAU LOGIC, respectiv SAU EXCLUSIV LOGIC
LT(<), LE(<=), GT(>), GE(>=)	comparare: mai mic, mai mic sau egal, mai mare, respectiv mai mare sau egal
ULT, ULE, UGT, UGE	✕ comparări fără semn: mai mic, mai mic sau egal, mai mare, respectiv mai mare sau egal
SHORT	✕ generarea unui salt relativ sau apel la subrutină în domeniul -128/+127 cuvinte

Directive

Directivele asamblorului sunt folosite pentru controlul procesului de asamblare înainte de transformarea fișierului sursă în cod mașină.

Directivele asamblorului A51 se pot clasifica după cum urmează:

- definiții de simboluri:

nume SEGMENT tip [relocatabil]

- nume – numele segmentului definit;
- tip – indică spațiul de memorie utilizat; poate fi CODE (memorie program), XDATA (memorie externă), DATA (memorie date internă), IDATA (memorie internă adresabilă indirect) și BIT (memorie adresabilă la nivel de bit);
- relocatabil – poate fi PAGE (segmentul începe la adrese divizibile cu 256), INPAGE (segmentul trebuie inclus într-un bloc de 256 octeți), INBLOCK (segmentul trebuie inclus într-un bloc de 2048 octeți), BITADDRESSABLE, (segmentul trebuie inclus în zona adresabilă la nivel de bit), UNIT (este adresa inițială, de tip bit sau octet, pentru un segment bit, respectiv toate celelalte tipuri), OVERLAYABLE (segmentul poate fi suprapus cu alte segmente);

simbol xxxx expresie

- simbol – numele segmentului definit;

- `xxxx` – poate fi `CODE`, `XDATA`, `DATA`, `IDATA` și `BIT` și semnifică tipul spațiului de memorie alocat simbolului;
- `expresie` – constă într-o valoare numerică relocabilă; nu trebuie să conțină referințe ulterioare;

Dacă `xxxx` este `EQU` sau `SET`, atunci simbolul sau registrul intern primește valoarea expresiei (care este fixă – în cazul `EQU` sau poate fi modificată ulterior – în cazul `SET`).

- **inițializarea și rezervarea spațiului de memorie:**

`[etichetă:] xx expresie_numerică`

- `etichetă` – reprezintă adresa simbolică începând cu care este rezervat spațiul de memorie;
- `xx` – poate fi `DS` (rezervă un spațiu egal cu `expresie_numerică` în memoria internă sau externă), `DBIT` (rezervă un număr de biți egal cu `expresie_numerică` în memoria internă adresabilă la nivel de bit), `DS` (inițializează un octet din memoria program cu `expresie_numerică`), `DW` (inițializează doi octeți din memoria program cu `expresie_numerică`).

- **editarea legăturilor programului:**

`PUBLIC simbol [,simbol [,...]]`

`PUBLIC` declară numele unui simbol care în alte module este definit `EXTRN`.

`EXTRN tip_segment (simbol),...`

`EXTRN` declară numele simbolurilor utilizate în alte module. Fiecare simbol extern are definit un tip de segment (`CODE`, `DATA`, `IDATA`, `XDATA`, `BIT` sau `NUMBER` – fără tip) care definește utilizarea simbolului.

- **controlul stării asamblorului și selectarea segmentului:**

`END` – este ultima linie dintr-un program sursă, marcând sfârșitul acestuia;

`ORG expresie` – este folosită pentru modificarea contorului de adrese la valoarea `expresie` pentru a stabili adresa de început a modulului;

`RSEG segment` – selectează un segment definit anterior și îl folosește ca segment de lucru;

`xSEG [AT adresă]` – `xSEG` poate fi `CSEG`, `DSEG`, `XSEG`, `ISEG` sau `BSEG`; este folosit pentru declararea segmentelor absolute de la adresă; dacă `AT adresă` nu este specificat, este continuat ultimul segment; dacă nu este selectat nici un segment, este creat un nou segment începând cu adresa 0h;

`USING expresie` – notifică asamblorului care banc de registre va fi utilizat.

Directivele asamblorului A166 se pot caracteriza ca:

- **definiții de secțiuni (`SECTION`):**

`nume SECTION tip_secțiune[tip_aliniere][tip_combinare][nume_clasă]`

- `nume` – numele secțiunii;
- `tip_secțiune` – poate fi `CODE`, `DATA` sau `BIT`;
- `tip_aliniere` – secțiunea poate fi nealiniată (implicit) sau aliniată la nivel de `BIT`, `BYTE`, `WORD` (la adrese pare), `DWORD` (la adrese divizibile cu 4), `PAGE` (aliniată la 16 kB), `SEGMENT` (aliniată la 64 kB), `BITADDRESSABLE` (la adrese pare în zona 0FD00h-0FD0Fh) sau `PECADDRESSABLE` (la adrese pare în zona 0FDE0h-0FDE0Fh);
- `tip_combinare` – specifică dacă secțiunea este sau nu combinată cu secțiuni din alte module; A166 admite următorii specificatori: `PRIVATE` (necombinat), `PUBLIC` (secțiunile care au același nume vor fi combinate într-o singură secțiune), `GLOBAL` (determină vizibilitatea secțiunii sau simbolurilor pentru întreaga aplicație), `COMMON` (toate secțiunile cu același nume și acest atribut vor fi suprapuse în memorie formând o singură secțiune), `SYSSTACK` (toate secțiunile cu același nume și acest atribut vor fi combinate într-o singură secțiune care constituie stiva sistem), `USRSTACK` (asemănător cu `SYSSTACK`, numai că stiva este dispusă oriunde în

memorie și este adresată cu `DPPn:deplasament`), `GLBUSRSTAK` (similar cu `USRSTACK`), `AT` (folosit pentru plasarea secțiunii la o adresă absolută).

- **definiții de grupuri (GROUP):**

```
nume CGROUP/DGROUP nume_secțiune [,nume_secțiune [...]]
```

- `nume` – numele grupului;
- `CGROUP/DGROUP` – specifică dacă este grup de cod, respectiv de date;
- `nume_secțiune` – secțiunile care aparțin membrilor grupului; există posibilitatea alocării unei pseudo-secțiuni `SYSTEM` care specifică o secțiune absolută în pagina 3.

- **setare DPPn (ASSUME):**

```
ASSUME DPPn: [obiect]
```

- `DPPn` – poate fi `DPP0`, `DPP1`, `DPP2` sau `DPP3`;
- `obiect` – reprezintă domeniile care vor fi adresate cu unul din registrele `DPPn`, și `anume: nume_secțiune` (inclusiv `SYSTEM`), `nume_grup`, `nume_variabilă` sau `_simbol`.

- **rezervare resurse (REGDEF, REGBANK, SSKDEF, PECDEF, PROC/ENDP, DEFR/DEFA/DEFB):**

```
nume_banc_registre REGBANK [domeniu] [...]
```

- `nume_banc_registre` – numele bancului de registre;
- `domeniu` – registrele care vor fi comutate de instrucțiunea `SCXT`.

```
[nume_banc_registre] REGDEF domeniu [...]
```

- aceeași semnificație cu `REGBANK`.

```
SSKDEF mărime_stivă
```

- `mărime_stivă` – poate avea valorile 0, 1, 2 sau 3, stiva având mărimea de 256, 128, 64 respectiv 32 cuvinte în zonele `0FA00h-0FBFFh`, `0FB00h-0FBFFh`, `0FB80h-0FBFFh`, respectiv `0BFC0h-0FBFFh`.

```
PECDEF nr_canal [,nr_canal [...]]
```

- `nr_canal` – reprezintă numărul canalului PEC pentru care este rezervată memoria.

`PROC/ENDP` sunt folosite împreună pentru a defini o etichetă pentru o secvență de instrucțiuni denumite procedură.

```
nume PROC [tip]
```

```
...
```

```
nume ENDP sau
```

```
nume PROC TASK [nume_task][INTNO [nume_intr][=nr.intr]]
```

- `nume` – reprezintă numele procedurii;
- `tip` – poate fi `NEAR` (implicit) sau `FAR`;
- `TASK` – definește un nume de task `nume_task` (un modul funcțional de program care este activat de software sau excepție hardware care produce o întrerupere `nume_intr` cu vectorul `nr.intr`).

`DEFR/DEFA/DEFB` sunt folosite pentru definirea unor nume personalizate de SFR, adrese absolute interne din RAM, respectiv locații adresabile la nivel de bit.

- **definiții de simboluri (EQU, SET, BIT, LIT):**

```
nume EQU expresie
```

- asigură pentru simbolul `nume` valoarea rezultată din `expresie`.

```
nume SET expresie
```

- creează un nou simbol `nume` care poate fi redefinit cu valoarea rezultată din `expresie`.

```
nume BIT expresie
```

- asignează valoarea `expresie` variabilei de tip bit `nume`.

```
nume LIT 'șir_caractere'
```

– asigură substituirea identificatorului `nume` cu textul `'șir_caractere'`.

- **rezervare memorie (DBIT, DS, DSB, DSW):**

`[nume[:]] Dxxx expresie` – alocă variabilei `nume` un număr de biți (DBIT) sau octeți (DS) egali cu valoarea `expresie`. DSB și DSW alocă numărul de octeți sau cuvinte corespunzător dar nu se pot utiliza în secțiuni de tip bit.

- **inițializare memorie (DB/DW, DBPTR/DSPTR/DPTR):**

`[nume[:]] Dx valoare` – inițializează un octet (DB) sau un cuvânt (DW) cu mărimea `valoare`.

`[nume[:]] DxPTR valoare` – inițializează un pointer de segment (DSPTR), de pagină (DPTR) sau de bit (DBPTR), cu mărimea `valoare`.

- **legături ale programului (PUBLIC/GLOBAL, EXTERN):**

`PUBLIC nume [,nume[,...]]`

`GLOBAL nume [,nume[,...]]`

`EXTERN [DPPn] nume:tip [,...]` – specifică simbolurile care vor fi referite în modulul curent dar sunt definite în alt modul (în care simbolurile sunt definite ca `PUBLIC` sau `GLOBAL`)

- **controlul asamblării (ORG, EVEN):**

`ORG expresie` – modifică contorul de program în interiorul secțiunii curente. Valoarea `expresie` setează contorul la valoarea dorită relativ față de adresa de start a secțiunii.

`EVEN` – asigură alinierea codului sau datelor următoare la adrese pare.

Controlul asamblorului

Elementele de control ale asamblorului sunt destinate să altereze comportarea normală a acestuia. Pot fi specificate fie în linia de comandă, fie în programul sursă prin intermediul directivelor ``$'`.

Cele mai importante comenzi utilizate de A51 sunt prezentate în continuare:

- `(NO)MOD51` specifică faptul că toate numele descrise în specificația hardware pentru 8xC51 sunt cunoscute asamblorului. Dacă se lucrează cu alt controler trebuie folosită comanda `NOMOD51` urmată de o comandă `INCLUDE` pentru redefinirea registrelor speciale.
- `(NO)DEBUG` informează asamblorul să introducă în fișierul de ieșire informațiile despre simboluri pentru a fi utilizate de programele de depanare.
- `(NO)REGISTERBANK` specifică bancurile de registre utilizate de modul.
- `INCLUDE (fișier)` inserează conținutul `fișier` în programul sursă. `fișier` poate conține definiții, programe sursă etc.

Cele mai importante comenzi utilizate de A166 sunt prezentate în continuare:

- `(NO)DEBUG` informează asamblorul să introducă în fișierul de ieșire informațiile despre simboluri pentru a fi utilizate de programele de depanare.
- `INCLUDE` inserează conținutul fișierului specificat în programul sursă, imediat după linia de control,

- `(NO)MOD166` specifică faptul că toate numele descrise în specificația hardware pentru 80C166 sunt cunoscute asamblorului. Dacă se lucrează cu alt controler trebuie folosită comanda `NOMOD166` urmată de o comandă `INCLUDE` pentru redefinirea registrelor speciale.
- `(NO)SEGMENTED` specifică asamblorului dacă va lucra în mod nesegmentat (memorie adresabilă de maxim 64 kB) sau segmentat.
- `(NO)SYMBOLS` specifică asamblorului să introducă în fișierul `.lst` lista de simboluri.
- `(NO)XREF` indică asamblorului să creeze un tabel de referințe încrucișate care indică utilizarea simbolurilor, tabel care este adăugat listei de simboluri. Tabelul de referințe încrucișate constă într-o listă cu numerele de linie în care sunt întâlnite simbolurile utilizate în program.

2.1.3 Editorul de legături

Editorul de legături combină mai multe module obiect (`.obj`) diferite într-un singur modul absolut (`.m66`) care poate fi încărcat de un depanator sau emulator. El rezolvă referințele publice și externe și părțile de program relocatabile sunt asigurate la adrese absolute. De asemenea, editorul alege librăriile necesare și leagă codurile rutinelor din librării la programul final. În final, editorul de legături produce un fișier obiect absolut care conține întregul program, eventual și informațiile necesare pentru depanare. Informații suplimentare despre editoarele de legături pot fi găsite în lucrările *8051 Utilities User's Guide*, *Keil Elektronik GmbH* și *80C166 Utilities User's Guide*, *Keil Elektronik GmbH*.

Pentru familiile 8xC552 și 80C16x se folosesc editoarele L51, respectiv L166.

Sintaxa comenzilor este următoarea:

`L51 listă_intrare [TO fișier_ieșire] [listă_control]`

`L166 listă_intrare [TO fișier_ieșire] [listă_control]`

unde: `listă_intrare` reprezintă o listă de fișiere separate prin virgule.

Fișierele conțin modulele de programe relocatabile care vor fi combinate pentru a rezulta modulul de program absolut.

`fișier_ieșire` este numele sub care va fi scris modulul de program absolut. Dacă nu este introdus nici un nume, primul nume din `listă_intrare` va fi folosit pentru programul final.

`listă_control` conține comenzile și parametrii din linia de apel.

Cele mai importante comenzi din `listă_control` utilizate de L51 sunt prezentate în continuare:

- `ixref` produce un fișier cu lista referințelor încrucișate;
- `ramsize (valoare)` specifică mărimea memoriei RAM interne în octeți;
- `precede,bit,data,idata,stack,xdata,code` permit definirea adreselor diferitelor spații de memorie, conform cu tabelul 1.10:

Parametru	Spațiu adrese	Domeniu adrese	Tip segment
precede	bancuri registre și memorie adresabilă la nivel de bit	00h-2Fh	DATA, IDATA
bit	memorie adresabilă la nivel de bit	00h-7Fh	BIT, DATA, IDATA
data	memorie adresabilă direct	00h-7Fh	DATA, IDATA
idata	memorie adresabilă indirect	00h-FFh	IDATA
stack	memorie adresabilă indirect	00h-FFh	IDATA
xdata	memorie externă	0000h-FFFFh	XDATA
code	memorie program	0000h-FFFFh	CODE

- `pdata` (valoare) specifică folosirea pentru adresarea memoriei `XDATA` a portului `P2`. Pentru a folosi această metodă de adresare utilizatorul trebuie să modifice corespunzător fișierul de configurare `STARTUP.A51` astfel încât adresa paginată să fie setată corect.

Cele mai importante comenzi din `listă_control` utilizate de L166 sunt prezentate în continuare:

- `CLASSES` specifică un domeniu de adrese fizice sau ordinea de alocare pentru toate secțiunile cu un nume de clasă dat. `CLASSES` permite definirea simplă a structurii memoriei microcontrolerului. Valoarea implicită este:

```
CLASSES (NCONST(0,03FFF), NCODE(0,F9FF), NDATA(04000,07FFF),
        NDATA0(04000,07FFF), SDATA(0C000,0FFFF), SDATA0(0C000,0FFFF),
        IDATA(0FA00,0FDFF), IDATA0(0FA00,0FDFF), BIT(0FD00,0FDFF),
        BIT0(0FD00,0FDFF), BDATA(0FD00h,0FDFF), BDATA0(0FD00,0FDFF))
```

- `GROUPS` specifică o adresă de start sau ordinea de alocare pentru un grup. Toate secțiunile care nu sunt declarate cu directiva `SECTIONS` și care sunt membre ale grupului respectiv sunt alocate conform argumentelor din directiva `GROUPS`.

Exemplu: `L166 prog.obj GROUPS (NDATA (0x1000), NCONST)`

Toate secțiunile membre ale grupului `NDATA` sunt alocate la adresa `0x1000`, după care este alocat și grupul `NCONST`.

- `NODEFAULTLIBRARY` dezactivează legarea automată a bibliotecilor C la programul final. În situația în care este folosită această directivă, programatorul trebuie să adauge manual în linia de comandă numele bibliotecilor care sunt necesare pentru linkeditare.
- `NOINIT` dezactivează ștergerea memoriei RAM interne la inițializare.
- `NOMAP` elimină harta memoriei și lista grupurilor din fișierul listă de ieșire. Harta memoriei conține informații despre structura memoriei fizice și afișează asignarea adreselor pentru secțiunile programului.
- `PURGE` elimină complet informațiile de depanare din fișierul listă de ieșire.
- `RESERVE` anunță L166 să evite folosirea adreselor în zona de memorie specificată, de la `adresă_start` până la `adresă_sfârșit`.

Sintaxă: `RESERVE (adresă_start - adresă_sfârșit)`

- `SECTIONS` definește o adresă fizică de memorie sau ordinea secțiunilor specificate. Toate secțiunile definite în această directivă sunt alocate

secvențial. Prima secțiune este alocată la cea mai mică adresă (de regulă 0) sau la valorile implicite declarate prin directivele CLASSES sau GROUPS.

Sintaxă: `SECTIONS(nume_secțiune[%nume_clasă](adresă))`

Exemplu: `L166 prog.obj SECTIONS(?PR?PROG%NCODE(0x1200),&?CO?PROG%NCONST)`

Secțiunea `?PR?PROG` și clasa `NCODE` sunt alocate la adresa `0x1200`, după care sunt alocate secțiunea `?CO?PROG` și clasa `NCONST` la adrese superioare valorii `0x1200`.

2.1.4 Programe utilitare

Cu excepția compilatoarelor, asambloarelor și editoarelor de legături, există numeroase alte unelte software care ușurează munca programatorilor. Vor fi prezentate în continuare numai administratorul de biblioteci (LIB51 și LIB166) și convertorul de fișiere obiect în fișiere Intel hex (OHS51 și OH166).

Administratorul de biblioteci

Administratorul de biblioteci permite crearea și modificarea bibliotecilor utilizate de editorul de legături. Modul de utilizare a celor două programe LIB51 și LIB166 este identic, utilizatorul trebuind să modifice în linia de comandă numai numele programului apelat.

Sintaxa liniei de comandă este:

`LIBxxx [comandă]`

unde:

`LIBxxx` reprezintă LIB51 sau LIB166, funcție de familia de microcontrolere utilizată;
`comandă` poate lipsi, caz în care este afișat promptul '*' pentru a indica așteptarea unei comenzi, sau este una din următoarele instrucțiuni:

- `ADD nume_fișier [(nume_modul,...)][,...] TO bibliotecă` – adaugă modulul (modulele) `nume_modul` din fișierul `nume_fișier` la librăria bibliotecă;
- `CREATE bibliotecă` – creează o nouă bibliotecă vidă;
- `DELETE bibliotecă (nume_modul,...)` – șterge din bibliotecă modulul (modulele) `nume_modul,...`.
- `LIST bibliotecă [TO fișier_listă][PUBLICS]` – afișează la consolă sau în fișierul `fișier_listă` conținutul bibliotecă, însoțite eventual de o listă a modulelor cu atributul `PUBLICS`.

Convertorul fișiere obiect-hexazecimal

Convertorul de fișiere obiect în fișiere Intel hex (OHS51 și OH166) permite transformarea fișierelor absolute (.obj) în fișiere Intel hex transferabile pe interfața serială către memoria RAM a sistemului de dezvoltare.

Sintaxa liniei de comandă este asemănătoare pentru ambele familii de microcontrolere:

`OHxxx fișier_obiect`

unde:

`Ohxxx` reprezintă OH51 sau OH166;

`fișier_obiect` este numele fișierului .obj care va fi convertit în fișier hex.

OH166 poate avea și argumentul [H167] care indică programului folosirea unui format Intel hex 386, format necesar pentru sistemele cu 80C167 care au memorii EPROM la adrese peste 0F'FFFh.

2.1.5 Depanatoare

Firma Franklin a realizat pachete de programe de depanare dezvoltate pe calculatoare compatibile PC, pentru ambele familii de microcontrolere: dScope-51 și dScope-166.

dScope este un depanator simbolic pentru limbaje de nivel înalt cu o interfață utilizator orientată pe ferestre DOS. Utilizarea este ușurată prin folosirea de meniuri derulante sau linii de comandă.

Ambele pachete au o structură asemănătoare, fiecare conținând un simulator hardware (DS51, respectiv DS166) și o interfață cu monitorul sistemului de dezvoltare (TS51, respectiv TS166).

Programele dezvoltate pot fi testate integral, toate funcțiile perifericelor (timere, convertoare A/D etc.) fiind simulate. Depanatorul permite încărcarea fișierelor în format Intel hex existând posibilitatea executării lui pas cu pas, introducerea de breakpoint-uri, vizualizarea conținutului SFR, memoriei și a unor variabile, structuri sau șiruri de date.

Pachetele de programe dScope-51 și dScope-166 sunt extrem de vaste și prezentarea lor *in extenso* depășește scopul acestei lucrări. Utilizatorilor li se recomandă consultarea referințelor bibliografice *dScope-51 User's Guide*, *Keil Elektronik GmbH* și *DScope 166 User's Guide*, *Keil Elektronik GmbH*.

2.1.6 Monitoare

Monitoarele folosite pentru dezvoltarea aplicațiilor cu microcontrolere sunt formate din două componente distincte: un monitor tip terminal și un monitor PROM.

Monitorul de tip terminal este un program DOS lansat pe calculatorul PC care controlează sistemul de dezvoltare. Principalele facilități asigurate de monitoarele MON51 (pentru familia 8xC552) și MON166 (pentru familia 80C16x) sunt:

- selectarea și parametrul portului serial de interfațare (definiți în linia de comandă):
`MONxx [parametru]` – parametru reprezintă COM1...COM4 (numele portului serial utilizat), INT14 (comunicația serială se face folosind întreruperea BIOS 14h), NOINT (comunicația este făcută fără întreruperi hardware) sau baudrate (valoare) (valorile admise sunt 300, 600, 1200, 2400, 4800, 9600 și 19200 biți/s).
- încărcarea unor fișiere Intel hex în memoria sistemului de dezvoltare:
 Încărcarea unui fișier este făcută conversațional, la comanda <F2> sau <Alt>2, monitorul răspunzând cu: (Input File: ...).
- administrarea unor puncte de întrerupere (*break point*):
`BS adresă` – definire adresă break point;
`BK număr` – ștergere globală break point (cu parametrul ALL) sau numai anumite puncte funcție de număr;

BL – afișare asociere între adresă și număr break point;

BE număr – validare globală break point (cu parametrul ALL) sau numai anumite puncte funcție de număr;

BD număr – invalidare globală break point (cu parametrul ALL) sau numai anumite puncte funcție de număr.

- lansarea în execuție a unui program din memoria RAM a sistemului de dezvoltare:

```
g [adresă_start[, adresă_final]].
```

- execuția pas cu pas a unui număr de instrucțiuni de program din memoria RAM a sistemului de dezvoltare:

```
t [număr_pași] – număr_pași reprezintă câți pași vor fi executați la o comandă.
```

- este permisă afișarea, modificarea, asamblarea, dezasamblarea unor porțiuni din memoria internă, externă, date sau program.

De asemenea, monitorul terminal este considerat consolă de către programele aplicative care folosesc funcțiile `PUTCHAR.C` sau `GETKEY.C`.

Pentru interfațarea între sistemul de dezvoltare și PC-AT (conector DIN25) este recomandată o cablare ca în figura 3.




Figura 2.1. Interfațarea PC cu sistemul de dezvoltare

Monitorul PROM este destinat să asigure rutinele esențiale ale sistemului cu sistemul de dezvoltare, protocolul de legătură pe interfață RS232 cu calculatorul PC, utilizatorul având posibilitatea de a adăuga și alte programe necesare.

Monitorul PROM poate fi personalizat de utilizator prin intermediul fișierelor de configurare.

Sistemele cu 80C16x, datorită facilității *Bootstrap Loader* (descrișă în paragraful 2.13), se pot dispensa, cel puțin în faza de dezvoltare a aplicației, de memoriile PROM, programele monitor fiind încărcate în faza de inițializare direct de pe PC.

2.2. Sisteme de dezvoltare

Sistemele de dezvoltare descrise în acest paragraf au fost proiectate ținând cont de câteva condiții:

- compatibilitate cu instrumentele software dezvoltate pe PC;
- accesibilitate deplină la toate facilitățile microcontrolerului;

- interconectare simplă cu un PC pentru a facilita transferul facil al programelor dezvoltate;
- simplitatea schemei necesară pentru a permite utilizatorului adăugarea numai a circuitelor strict necesare aplicației.

În concluzie, sistemul de dezvoltare permite controlul total, prin intermediul programelor compilate pe un PC, asupra funcționării microcontrolerului, lăsând și posibilitatea utilizatorului de a adăuga circuite specifice (convertoare DAC, circuite I²C, ceas de timp real, precum și alte periferice).

2.2.1 Microcontrolerul 80C552

Sistemul de dezvoltare propus pentru circuitul 80C552 poate fi realizat fizic pe o placă de circuit EUROCARD, la care aproximativ 1/3 din suprafața plăcii poate fi rezervată utilizatorului pentru adăugarea de circuite suplimentare.

Principalele facilități ale schemei prezentate în figura 3.1 sunt:

- sursă de alimentare de 5 V și 100 mA;
- este prevăzută o protecție pentru prevenirea alimentării inverse a sistemului de dezvoltare;
- sistemul de dezvoltare are prevăzute jumpere pentru selectarea tipului de circuit utilizat (80C..., 83C... sau 87C...) precum și pentru selectarea memoriei ROM (interne sau externe – semnalul EA);
- schimbul de date cu PC-ul este realizat implicit prin intermediul unei interfețe RS-232 cu ASC0 în modul 1 cu caracteristicile:
 - viteză: 2400 baud;
 - număr de biți date: 8;
 - fără paritate;
 - un bit de stop.
- memorie externă RAM pentru încărcare programe până la 32k × 8;
- memorie externă ROM pentru programul monitor până la 32k × 8;
- are suportul realizat pentru adăugarea de circuite I²C și display LCD;
- decodificatorul U5 – HCT138 permite selectarea a 8 periferice externe, cu adresele S0...S7, respectiv în primii 16 kB ai spațiului de memorie RAM, conform cu tabelul 3.11.

Tabelul 2.11

Selecție	Adresa																Exemplu
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
S0	0	x	x	x	x	x	x	1	0	0	0	x	x	x	x	x	010xh
S1	0	x	x	x	x	x	x	1	0	0	1	x	x	x	x	x	012xh
S2	0	x	x	x	x	x	x	1	0	1	0	x	x	x	x	x	014xh
S3	0	x	x	x	x	x	x	1	0	1	1	x	x	x	x	x	016xh
S4	0	x	x	x	x	x	x	1	1	0	0	x	x	x	x	x	018xh
S5	0	x	x	x	x	x	x	1	1	0	1	x	x	x	x	x	01axh
S6	0	x	x	x	x	x	x	1	1	1	0	x	x	x	x	x	01cxh
S7	0	x	x	x	x	x	x	1	1	1	1	x	x	x	x	x	01exh

- utilizarea unui circuit special destinat interfeței RS-232, MAX232, dă posibilitatea folosirii tensiunilor bipolare nestabilizate produse de acesta

(aproximativ $\pm 10V$) pentru alimentarea câtorva circuite analogice cu condiția de a avea un consum foarte mic și fără a avea pretenția unei calități bune a tensiunii de alimentare.




Figura 2.2. Sistem de dezvoltare cu 80C552

2.2.2 Microcontrolerul 80C167

Sistemul de dezvoltare cu microcontrolerul 80C167 permite dezvoltarea, depanarea și execuția programelor de aplicație realizate pe un PC. Schema electrică de principiu a sistemului este prezentată în figura 3.2.

Principalele facilități ale sistemului de dezvoltare sunt:

- selectarea memoriei externe, ROM+RAM sau numai RAM, precum și a mărimii memoriei externe 1MB sau 2/4MB prin intermediul jumperelor JP1...JP4, respectiv JP6 și JP7, după cum urmează:
 - JP1 și JP2 pe poziție "WR_x" selectează U4 și U5 ca RAM, iar pe poziție "A15" selectează ca memorie ROM;
 - JP3 și JP4 pe poziție "A16/A15" selectează RAM, iar pe poziție "A19" selectează ROM;
 - JP6 pe poziție "V_{CC}" selectează memorie de 1 MB, iar pe poziție "A18" selectează memorie de 2/4 MB;
 - JP7 pe poziție "A19" selectează RAM, iar pe poziție "V_{CC}" selectează memorie ROM.
- JP5 în poziția "V_{CC}" selectează magistrală demultiplexată, iar în poziția "GND" selectează magistrală multiplexată. Dacă este selectată magistrala multiplexată, utilizatorul trebuie să întrerupă semnalele AD1...AD15 între microcontroler și circuitele de memorie U2 și U3.
- setarea registrelor SYSCON, BUSCON0 și RP0H prin intermediul jumperelor JP8...JP15, după cum urmează:
 - JP8 setează bitul WRCFG (SYSCON.7 – modul semnalelor \overline{WR} și \overline{BHE});
 - JP9 validează încărcătorul bootstrap;
 - JP10 și JP11 setează câmpul BTYP din registrul BUSCON0 care are următoarea semnificație:

JP10 (P0.6)	JP11 (P0.7)	Mod lucru EBC
OFF	OFF	Magistrală 16 biți multiplexată
OFF	ON	Magistrală 16 biți demultiplexată
ON	OFF	Magistrală 8 biți multiplexată
ON	ON	Magistrală 8 biți demultiplexată

- JP12 și JP13 setează câmpul CSSEL din registrul RP0H care are următoarea semnificație:

JP12 (P0.9)	JP13 (P0.10)	Număr linii selectare
OFF	OFF	5 linii $\overline{CS0}...CS4$
OFF	ON	Nici o linie \overline{CS}
ON	OFF	2 linii $\overline{CS0}$ și $\overline{CS1}$
ON	ON	3 linii $\overline{CS0}...CS2$

- JP14 și JP15 setează câmpul SALSEL din registrul RP0H care are următoarea semnificație:

JP14 (P0.11)	JP15 (P0.12)	Număr linii adresă segment
OFF	OFF	Adresă segment 2 biți (A16...A17)
OFF	ON	Adresă segment 8 biți (A16...A23)
ON	OFF	Memorie nesegmentată
ON	ON	Adresă segment 4 biți (A16...A19)

- comunicarea între microcontroler și calculator se face printr-o interfață serială asincronă RS-232;
- placa dispune de un buton pentru generarea unei întreruperi nemascabile $\overline{\text{NMI}}$ (S1) și unul pentru reset extern (S2);
- alimentarea sistemului se face prin intermediul unei surse stabilizate LM7805 (LM323) cu o tensiune 8V...12V la un curent de maxim 300 mA;




Figura 2.3. Sistem de dezvoltare cu 80C167

- tot sistemul de dezvoltare este realizabil pe o placă EUROCARD, din care aproximativ 1/3 din suprafața plăcii poate fi rezervată utilizatorului pentru adăugarea de circuite suplimentare.

2.3. Afișarea informațiilor

Multe din dispozitivele controlate de microcontrolere, necesită unele elemente de semnalizare pentru verificarea stării sistemului. Dacă în unele situații sunt suficiente câteva LED-uri sau digiți cu 7 segmente, acestea putând fi comandate direct de porturile de intrare/ieșire, unele aplicații pot necesita afișarea unor informații mai complexe, cum ar fi caractere alfa-numerice, caractere speciale și chiar imagini vectoriale (drepte, cercuri, pătrate etc.).

Trebuie menționat că, deoarece porturile microcontrolerului sunt quasi bidirecționale, LED-ul trebuie conectat între V_{CC} și pinul portului prin intermediul unei rezistențe de 470 sau 520 ohmi.

Dintre nenumăratele posibilități pentru afișarea informațiilor, vor fi prezentate numai dispozitivele de afișare pe tub catodic și cele cu display alfanumeric LCD.

2.3.1 Afișarea pe tub catodic

Principiul funcționării acestor dispozitive se bazează pe producerea, de către microcontroler, a două semnale analogice pentru comanda deplasării spotului tubului catodic pe orizontală și verticală (X și Y), precum și a unui semnal digital pentru comanda amplificatorului video (Z).

Pentru un amator, realizarea circuitelor suport pentru un tub catodic (surse de înaltă tensiune, amplificatoare video de viteză foarte mare etc.) pot fi prohibitive. Totuși, pentru aplicații de laborator, se poate utiliza un osciloscop catodic, setat corespunzător, care preia semnalele microcontrolerului pentru a le afișa.

O schemă bloc de realizare a unui asemenea dispozitiv este prezentată în figura 3.3.




Figura 2.4. Dispozitiv de afișare pe osciloscop

În continuare, este prezentat un program, în asamblor pentru 80C552, care poate fi folosit pentru afișarea unor caractere alfanumerice recepționate pe interfața serială.

Caracterele sunt generate prin intermediul unor matrice de 8×8 pixeli. Utilizatorul poate adăuga alte caractere introducând în tabel valorile dorite.

```

** Descriere: Rutină afișare caractere pe osciloscop **
** **
** Versiune: 1.0 **
** Inceut la: Iunie 94 **
** Autor: Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
** Compiler C: C51 V2.27, Franklin Software, Inc. **
** **
** Acest modul contine urmatoarele functii: **
** **
** Ultima modificare la data: 23 nov 1998 **
** Istoric: **
** **
** Observatii: **
** **
\*****/
ch_o      data      30h          ; date DAC orizontal
ch_v      data      31h          ; date DAC vertical
oriz      data      32h          ; pozitie inceput caracter x
vert      data      33h          ; pozitie inceput caracter y

; Setari initiale (pozitie reticul)
mov        oriz,#79h          ;inițializare inceput text
mov        vert,#79h          ;

setport:
mov        p2,#1              ;acesam porturile cu adresele
mov        r0,#20h            ;0x0120 (DAC orizontal) si
mov        r1,#40h            ;0x0140 (DAC vertical)

nextchr:  mov        DPTR,#txt      ; citim textul de afisat
movc      A,@DPTR              ; citim un caracter
jz        gata                 ; este 0 -> gata

inc        DPTR                ; ptr. caracter urmator
push       DPL                 ; salvam ptr caracter
push       DPH

mov        DPTR,#gen_c         ; ptr. generattor caractere

clr        C                   ; stergem CY pt. subb
subb      A,#20h               ; scadem offset tabel pt. ASCII

mov        B,#8                ; calculam ptr. in tabelul cu
mul        AB                  ; caractere in functie de caracterul
add        A,DPL               ; care trebuie sa fie afisat
mov        DPL,A               ; DPTR + chr*8
mov        B,A                 ; un carcter are 8 coloane si
adc        A,DPH               ; 8 randuri
mov        DPH,A

mov        r2,#7               ; contor randuri
mov        r3,#7               ; contor coloane

mov        ch_v,vert           ; initializare DAC vertical

nextlin:  movc      A,@DPTR        ; citim un rand
mov        ch_o,oriz           ; DAC la inceput caracter
nextpixel: RRC                ; testare pixel de afisat
mov        B,A                 ; salvare rand
jnc        endpixel            ; pixelul nu exista
call       afis                ; desenam pixelul
endpixel: inc        ch_o          ; urmatoarea coloana
mov        A,B                 ; refacere valoare rand
djnz      r3,nextpixel         ; urmatorul rand

inc        ch_v                ; DAC la urmatorul rand
inc        DPTR                ; ptr. la urmatorul rand
djnz      r2,nextlin           ; salt la urmatoarea linie

mov        oriz,ch_o           ; setare poz. inceput caracter urm.

pop        DPH                 ; refacere DPTR cu ptr. caracter urm.
POP        DPL
jmp        nextchr             ; desenam urmatorul caracter
gata:    ret

afis:    mov        a,ch_o        ;afisare pixeli
movx      @r0,a
mov        a,ch_v
movx      @r1,a                ;așteptare 1 us
nop
nop
nop

```

```

nop
nop
clr      p4.2          ;set z
nop      ;așteptare 1 us
nop
nop
nop
setb     p4.2          ;reset z
ret

txt:     db            "Un text", 0

gen_c:   db            0,0,0,0,0,0,0,0          ;blanc
db        20h,20h,20h,20h,0,0,20h,0          ;!
db        50h,50h,50h,0,0,0,0,0          ;"
db        50h,50h,0f8h,50h,0f8h,50h,50h,0          ;#
db        20h,78h,0a0h,70h,28h,0f0h,20h,0          ;$
db        0c0h,0c8h,10h,20h,40h,98h,18h,0          ;%
db        60h,90h,0a0h,40h,0a8h,90h,68h,0          ;&
db        60h,20h,40h,0,0,0,0,0          ;'
db        10h,20h,40h,40h,40h,20h,10h,0          ;(
db        40h,20h,10h,10h,10h,20h,40h,0          ;)
db        0,20h,0a8h,70h,0a8h,20h,0,0          ;*
db        0,20h,20h,0f8h,20h,20h,0,0          ;+
db        0,0,0,0,60h,20h,40h,0          ;,
db        0,0,0,0f8h,0,0,0,0          ;-
db        0,0,0,0,0,60h,60h,0          ;.
db        0,8,10h,20h,40h,80h,0,0          ;/
db        70h,88h,98h,0a8h,0c8h,88h,70h,0          ;0
db        20h,60h,20h,20h,20h,20h,70h,0          ;1
db        70h,88h,8,10h,20h,40h,0f8h,0          ;2
db        0f8h,10h,20h,10h,8,88h,0f0h,0          ;3
db        10h,30h,50h,90h,0f8h,10h,10h,0          ;4
db        0f8h,80h,0f0h,8,8,88h,70h,0          ;5
db        30h,40h,80h,0f0h,88h,88h,70h,0          ;6
db        0f8h,8,10h,20h,40h,40h,40h,0          ;7
db        70h,88h,88h,70h,88h,88h,70h,0          ;8
db        70h,88h,88h,78h,8,10h,60h,0          ;9
db        0,60h,60h,0,60h,60h,0,0          ;:
db        0,60h,60h,0,60h,20h,40h,0          ;;
db        10h,20h,40h,80h,40h,20h,10h,0          ;<
db        0,0,0f8h,0,0f8h,0,0,0          ;=
db        80h,40h,20h,10h,20h,40h,80h,0          ;>
db        70h,88h,8,10h,20h,0,20h,0          ;?
db        70h,88h,8,68h,0a8h,0a8h,70h,0          ;@
db        70h,88h,88h,88h,0f8h,88h,88h,0          ;A
db        0f0h,88h,88h,0f0h,88h,88h,0f0h,0          ;B
db        70h,88h,80h,80h,80h,88h,70h,0          ;C
db        0e0h,90h,88h,88h,88h,90h,0e0h,0          ;D
db        0f8h,80h,80h,0f0h,80h,80h,0f8h,0          ;E
db        0f8h,80h,80h,0f0h,80h,80h,80h,0          ;F
db        70h,88h,80h,0b8h,88h,88h,78h,0          ;G
db        88h,88h,88h,0f8h,88h,88h,88h,0          ;H
db        70h,20h,20h,20h,20h,20h,70h,0          ;I
db        38h,10h,10h,10h,10h,90h,60h,0          ;J
db        88h,90h,0a0h,0c0h,0a0h,90h,88h,0          ;K
db        80h,80h,80h,80h,80h,80h,0f8h,0          ;L
db        88h,0d8h,0a8h,0a8h,88h,88h,88h,0          ;M
db        88h,88h,0c8h,0a8h,98h,88h,88h,0          ;N
db        70h,88h,88h,88h,88h,88h,70h,0          ;O
db        0f0h,88h,88h,0f0h,80h,80h,80h,0          ;P
db        70h,88h,88h,88h,0a8h,90h,68h,0          ;Q
db        0f0h,88h,88h,0f0h,0a0h,90h,88h,0          ;R
db        78h,80h,80h,70h,8,8,0f0h,0          ;S
db        0f8h,20h,20h,20h,20h,20h,20h,0          ;T
db        88h,88h,88h,88h,88h,88h,70h,0          ;U
db        88h,88h,88h,88h,88h,50h,20h,0          ;V
db        88h,88h,88h,0a8h,0a8h,0a8h,50h,0          ;W
db        88h,88h,50h,20h,50h,88h,88h,0          ;X
db        88h,88h,88h,50h,20h,20h,20h,0          ;Y
db        0f8h,8,10h,20h,40h,80h,0f8h,0          ;Z
db        70h,40h,40h,40h,40h,40h,70h,0          ;[
db        0,80h,40h,20h,10h,8,0,0          ;\
db        70h,10h,10h,10h,10h,10h,70h,0          ;]
db        20h,50h,88h,0,0,0,0,0          ;^
db        0,0,0,0,0,0,0f8h,0          ;_
db        0,20h,20h,0f8h,20h,20h,0,0          ;+

```

Folosirea osciloscopului prezintă o serie de avantaje, în sensul că, programând convenabil tensiunile de comandă U_x și U_y , ecranul poate fi transformat în display grafic putând fi generate chiar imagini simple, create

171 _____ Aplicații cu microcontrolere de uz general
din segmente de linii. Un astfel de program pentru *desenarea* unui reticul la
coordonate X,Y este prezentat în continuare.

```

/*****\
**  Descriere:      Rutină afișare vectori pe osciloscop      **
**                                                         **
**  Versiune:      1.0                                       **
**  Inceut la:     Iunie 94                                   **
**  Autor:         Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
**  Compilator C:  C51 V2.27, Franklin Software, Inc.      **
**                                                         **
**  Acest modul contine urmatoarele functii:                **
**                                                         **
**  Ultima modificare la data: 23 nov 1998                  **
**  Istoric:                                                **
**                                                         **
**  Observatii:                                             **
**                                                         **
\*****/
ch_o      data      30h          ;orizontală
ch_v      data      31h          ;verticală
oriz      data      32h
vert      data      33h
dep_sd    data      34h
dep_sj    data      35h

; Setari initiale (pozitie reticul)
mov        oriz,#79h          ;inițializare repere, (oriz, vert)
mov        vert,#79h          ;este pozitie centrului reticulului
mov        dep_sd,#79h
mov        dep_sj,#7eh

reticul:
mov        p2,#1              ;acesam porturile cu adresele
mov        r0,#20h            ;0x0120 (DAC orizontal) si
mov        r1,#40h            ;0x0140 (DAC vertical)

sub_r:
mov        a,oriz              ;afisare reticul
mov        ch_v,vert           ;valoare DAC verticala
add        a,#7
mov        ch_o,a
movx       @r0,a                ;comandam DAC-ul orizontal
mov        a,ch_v
movx       @r1,a                ;comandam DAC-ul vertical
mov        r7,#50h            ;asteptam un timp pt. desenare

wait1:
nop
djnz      r7,wait1            ;așteptare
acall     afis                 ;afisam un pixel

ret0:
mov        r7,#0eh            ;desenam linia verticala
inc        ch_v                ;ne deplasam pe verticala
acall     afis                 ;desenam un pixel la (ch_o, ch_v)
djnz      r7,ret0

mov        ch_o,oriz          ;
mov        a,vert
add        a,#7
mov        ch_v,a
movx       @r1,a
mov        a,ch_o
movx       @r0,a
mov        r7,#20h

wait2:
nop
djnz      r7,wait2            ;
acall     afis

ret1:
mov        r7,#0eh            ;deseneam linia orizontala
inc        ch_o
acall     afis
djnz      r7,ret1

ret

afis:
mov        a,ch_o              ;afisare pixeli
movx       @r0,a
mov        a,ch_v
movx       @r1,a                ;așteptare 1 us
nop
nop
nop
nop
nop
clr        p4.2                ;set z

```

```

nop                ;așteptare 1 us
nop
nop
nop
nop
setb               p4.2          ;reset z
ret

```

2.3.2 Afișarea pe display LCD

Afișoarele LCD au căpătat o foarte mare dezvoltare, fiind folosite în special ca dispozitive pentru afișarea informațiilor pentru sistemele cu microcontrolere.

Dacă inițial erau dispozitive cu 7 segmente, utilizabile în special pentru afișarea numerelor, astăzi s-au generalizat circuitele cu matrice de puncte organizate în 2...4 linii de caractere, fiecare linie conținând 16...40 de caractere alfanumerice. Există și afișoare LCD grafice proiectate pentru utilizare cu microcontrolere. Acestea nu sunt organizate ca matrice de caractere ci, mai degrabă, ca un display, existând rezoluții de la 190x190 până la 640x480 puncte.

Avantajele dispozitivelor LCD constau în consumul extrem de redus, gabaritul mic, contrastul foarte bun și vizibilitatea bună în condiții de iluminare puternică.

Dezavantajele afișoarelor, circuitele de comandă complexe, tensiuni de alimentare diferite de restul circuitelor și necesitatea unei iluminări externe în condiții de întuneric, au fost în bună parte eliminate de modulele actuale. Acestea conțin un microcontroler specializat care are ca sarcină interfațarea cu sistemul master, decodificarea datelor, controlul memoriei de caractere, controlul tensiunilor de alimentare etc.

Astăzi există pe piață o multitudine de dispozitive, în mare parte fiind echivalente între ele, în continuare fiind prezentate structura pinilor, comenzile și un exemplu de program sursă pentru un display cu 2 rânduri și 16 caractere.

Programele sursă folosesc fișierele de definiții `SYSTEM.H` și `TYPDEF.H` care sunt prezentate în anexe.

În tabelul 3.12 sunt prezentate funcțiile pinilor modulului afișor LCD iar în tabelul 3.13 este prezentat registrul de comenzi și setul de instrucțiuni al controlerului afișorului.

Tabelul 2.12				
Pin nr.	Simbol	Nivel	Descriere	Funcție
1	V _{SS}	---	Masă	0V
2	V _{DD}	---	Alimentare	5V±5%
3	V ₀		Ajustare contrast	0V(max)÷5V
4	RS	H/L	Selectare registru	H: Data input L: Instruction code input
5	R/W	H/L	Citire/Sciere	H: Citire, L: Scriere
6	E	H, H→L	Selecție afișaj (Enable)	---
7	DB0	H/L	Bitul 0 de date	mod 8 biți
8	DB1	H/L	Bitul 1 de date	
9	DB2	H/L	Bitul 2 de date	
10	DB3	H/L	Bitul 3 de date	

11	DB4	H/L	Bitul 4 de date	mod 4 biți	
12	DB5	H/L	Bitul 5 de date		
13	DB6	H/L	Bitul 6 de date		
14	DB7	H/L	Bitul 7 de date		

Tabelul 2.13												
Instrucțiunea	Codul										Funcția	Timpul de execuție f _{OSC} =250kHz
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0		
Display Clear	0	0	0	0	0	0	0	0	0	1	Șterge toată zona de date, reface stara afișajului, încarcă contorul de adrese cu adresa DD RAM 00h	1.64ms
Display/ Cursor Home	0	0	0	0	0	0	0	0	0	1 *	Reface starea afișajului din deplasare și incarcă contorul de adrese cu adresa DD RAM 00h	1.64ms
Entry mode set	0	0	0	0	0	0	0	0	1	I/D S	Indică direcția de deplasare a cursorului și a deplasarea afișajului. Această operație are loc după fiecare dată transferată.	40μs
Display ON/OFF	0	0	0	0	0	0	1	D	C	B	Indică și activează afișajul (D), cursorul (C), pâlpâirea caracterului aflat la poziția cursorului (B).	40μs
Display/ Cursor Shift	0	0	0	0	0	1	S/C	R/L	*	*	Deplasare afișaj (S/C=1), sau cursor (S/C=0) la dreapta (R/L=1) sau stânga (R/L=0).	40μs
Function Set	0	0	0	0	1	DL	N	0	*	*	Setează numărul de biți ai interfeței (DL=1: 8 biți, DL=0: 4 biți) și numărul de linii ai afișajului (N=1: două linii, N=0: o linie).	40μs
CG RAM Address Set	0	0	0	1	ACG					*	Încarcă contorul de adrese cu o adresă CG RAM. Toate datele ulterioare vor fi din/în CG RAM.	40μs
DD RAM Address Set	0	0	1	ADD							Încarcă contorul de adrese cu o adresă DD RAM. Toate datele ulterioare vor fi din/în DD RAM.	40μs
Busy Flag / Address Counter read	0	1	BF	AC							Citire indicatorului BUSY (BF) și a contorului de adrese (AC).	40μs
CG RAM / DD RAM Data Write	1	0	Datele ce vor fi înscrise								Scrie date în CG RAM sau DD RAM.	40μs
CG RAM / DD RAM Data Read	1	1	Datele care sunt citite								Citește date din CG RAM sau DD RAM.	40μs

```

/*****\
** Titlu: LCD.H **
** Descriere: Declaratiile functiilor pentru lucru cu LCD-ul **
** **
** Versiune: 2.0 **
** Inceput la: August 97 **
** Autor: Stefan Suceveanu, Prasco s.r.l. Bucuresti, Romania **
** Compilator C: C51 V2.27, Franklin Software, Inc. **
** **
** Acest modul contine urmatoarele functii: **
** declaratii de coduri si macrouri **

```



```

**
**  Ultima modificare la data: 23 nov 1998
**  Istoric:
**
**  Observatii:
**
\*****/
#ifndef _LCD_H_
#define _LCD_H_ 1
#include <typedef.h>

// #define _LCD_BUFFER_ 1 /* validare lucru bufferat */

extern void LCDcmd(char c); /* scrie o comanda la LCD
extern void LCDdta(char d); /* scrie date la LCD
extern void LCD_init(void); /* initializare LCD
extern void LCDclear(bit row); /* sterge LCD (buffer LCD)
extern void LCDclr(bit row); /* sterge LCD (sirect la LCD)
extern void LCDstr(bit rand, char col, char* txt); /* scrie txt la rand,col
extern void LCDchr(bit rand, char col, char chr); /* scrie chr la rand,col

#define CursorON() LCDcmd(0x0E)
#define CursorOFF() LCDcmd(0x0C)
#define BlinkON() LCDcmd(0x0D)
#define BlinkOFF() LCDcmd(0x0C)
#define BonCoff() LCDcmd(0x0D) /* Blink ON Cursor OFF */
#define BoffCon() LCDcmd(0x0E) /* Blink OFF Cursor ON */

bit CursorRight(void); /* 1=EOL
bit CursorLeft(void); /* 1=BOL
byte LCDgetpoz(void); /* 0x00-0x17 rind 1, 0x40-0x57 rind 2
void LCDsetpoz(byte poz); /* 0x00-0x17 rind 1, 0x40-0x57 rind 2

#ifdef _LCD_BUFFER_
#include "../MAIN/system.h"
extern xdata char LCDTXT[2][LCD_SIZE+1]; /* imaginea in memorie
a LCD-ului */
extern bit fLCD; /* Flag date noi pt LCD
/* Indica ca sunt daate noi de afisat in
bufferul LCDTXT
extern bit fLCDon; /* Flag afisare permisa LCD
/* fLCDon = 0 blocheaza afisarea pe LCD
este folosit pentru a bloca afisarea
cand se folosesc functii lungi (printf)
si care pot lasa bufferul LCDTXT
intr-o stare nedefinita (nu ASCIIZ)
extern void LCDput(bit rand, char col, char *txt);
#endif

#endif

\*****\
** Titlu: LCD.C
** Descriere: Functiile folosite pentru acesul la LCD
**
\*****/
#include <reg552.h>
#include <stdio.h>
#include <string.h>
#include <absacc.h>
#include <typedef.h>
#include "../main/system.h"
#include "lcd.h"

#ifdef _LCD_BUFFER_
xdata char LCDTXT[2][LCD_SIZE+1];
bit fLCD; /* Flag date noi pentru LCD
bit fLCDon; /* Flag afisare permisa pe LCD
#endif

\*****
LCDcmd = transmite o comanda la LCD
\*****/
void LCDcmd(char c)
{
waitLCD();
LCDwcmd(c);
}

\*****
iLCDcmd = transmite o comanda la LCD. Folosita in intreruperi cand se
foloseste bufferarea afisajului
\*****/
#ifdef _LCD_BUFFER_

```

```

void iLCDcmd(char c)
{
    waitLCD();
    LCDwcmd(c);
}
#endif

\*****
LCDdata = transmite date LCD-ului
\*****
void LCDdta(char d)
{
    waitLCD();
    LCDwdta(d);
}

/* *****
RS  R/W  7   6   5   4   3   2   1   0
0   0   0   0   0   0   0   0   1   Display Clear
0   0   0   0   0   0   0   0   1   x   Display/Cursor Home
0   0   0   0   0   0   0   1   I/D S   Cursor direction, Display Shift
0   0   0   0   0   0   1   D   C   B   D = Display ON/OFF
                                           C = Cursor ON/OFF
                                           B = Blink ON/OFF
0   0   0   0   0   1   S/C R/L x   x   Shift Display(1), Move Cursor(0)
                                           Shift Right(1), Shift Left(0)
0   0   0   0   1   DL   N   0   x   x   DL=1->8bit, DL=0->4bit
                                           N=1->Dual line, N=0->Single line
0   0   0   1   ----- ACG ----- CG RAM Address Set
0   0   1   ----- ACG ----- DD RAM Address Set
0   1   BF   ----- AC ----- Busy Flag, Address Counter
1   0   ----- Write Data ----- Write data to CG RAM or DD RAM
1   1   ----- Read Data ----- Read data from CG RAM or DD RAM
\***** */
LCD_init = initilizare LCD
\*****
void LCD_init(void)
{
#ifdef _LCD_BUFFER_
    iLCDcmd(0x38); // function set.8 biti, 2 linii, 5x7 dot matrix
    iLCDcmd(0x06); // entry mode set.Increment adr, no display shift
    iLCDcmd(0x0C); // display ON.Dissplay on/off control,Cursor ON
    iLCDcmd(0x01); // clear disp

    LCDclear(0);
    LCDclear(1);
#else
    LCDcmd(0x38); // function set.8 biti, 2 linii, 5x7 dot matrix
    LCDcmd(0x06); // entry mode set.Increment adr, no display shift
    LCDcmd(0x0C); // display ON.Dissplay on/off control,Cursor ON
    LCDcmd(0x01); // clear disp
#endif
}

\*****
LCDgetpoz = intoarce pozitia unde se afla cursorul
\*****
byte LCDgetpoz(void)
{
    data byte poz;

    do
        poz = XBYTE[0x0102];
    while (poz & 0x80);
    return (poz & 0x7f);
}

\*****
LCDsetpoz = muta cursorul la pozitia specificata
\*****
void LCDsetpoz(byte poz)
{
    waitLCD();
    LCDwcmd(poz | 0x80);
}

\*****
CursorRight = muta cursorul la dreapta
\*****
bit CursorRight(void) // 1=EOL
{
    data byte poz;

```

```

do
    poz = XBYTE[0x0102];
while (poz & 0x80);

if((poz == 0x17) || (poz == 0x57))
    return 1;
LCDwcmd(++poz | 0x80);
return 0;
}

\*****
CursorLeft = muta cursorul la stanga
\*****/
bit CursorLeft(void) // 1=BOL
{
    data byte poz;

    do
        poz = XBYTE[0x0102];
    while (poz & 0x80);

    if((poz == 0x00) || (poz == 0x40))
        return 1;
    LCDwcmd(--poz | 0x80);
    return 0;
}

\*****
        scrie un text la randul si coloana specificata
LCDput = apelata atunci cand se foloseste dublu bufferarea
LCDstr = apelata atunci cand nu se foloseste dublu bufferarea
\*****/
#ifdef _LCD_BUFFER_
    void LCDput(bit rand, char col, char* txt)
#else
    void LCDstr(bit rand, char col, char* txt)
#endif
{
    data char i;

    // randul 0 incepe de la adresa 0x00 pana la 0x17 = 24 de pozitii
    // randul 1 incepe de la adresa 0x40 pana la 0x57

#ifdef _LCD_BUFFER_
    iLCDcmd(0x80 | (rand ? (0x40 + col) : col));
#else
    LCDcmd(0x80 | (rand ? (0x40 + col) : col));
#endif

    for(i=0; txt[i] && (i <= LCD_SIZE); i++)
        LCDdta(txt[i]);
/*
    for(i=0; txt[i] && (i <= LCD_SIZE); i++)
        if(txt[i] != '\n')
            LCDdta(txt[i]);
        else
            i--;
*/
}

\*****
LCDclr = sterge afisajul la randul specificat. Scrie direct la LCD
\*****/
void LCDclr(bit row)
{
    LCDstr(row, 0, " ");
}

/*
void LCDchr(bit rand, char col, char chr)
{
    unsigned char i;

    // randul 0 incepe de la adresa 0x00 pana la 0x17 = 24 de pozitii
    // randul 1 incepe de la adresa 0x40 pana la 0x57

```

```
// col = (col > 0x17) ? 0x17 : col;
// col = (col < 0) ? 0 : col;

    LCDcmd(0x80 | (rand ? (0x40 + col) : col));

    LCDdta(chr);
}
*/

#ifdef _LCD_BUFFER_
\*****
LCDclear = sterge randul din imaginea textului LCD in memorie
\*****/
void LCDclear(bit row)
{
    byte r;
    r = row ? 1 : 0;

    fLCDon = 0;
    memset(LCDTXT[r], 0, LCD_SIZE+1);
    fLCD = fLCDon = 1;
}

\*****
LCDstr = scrie un sir de caractere la randul si coloana specificate,
        direct la LCD
\*****/
void LCDstr(bit rand, char col, char *txt)
{
    xdata byte r,c,i;

    r = rand ? 1 : 0;
    c = 0;

    while(LCDTXT[r][c] && (c < LCD_SIZE)) // cautam ASCII
        c++;

    fLCDon = 0;           // Inhibam afisarea pe LCD

    if(c < col)           // copletam cu spatii albe pina la colana
    {
        for( ;c < col; c++)
            LCDTXT[r][c] = ' ';
        LCDTXT[r][c] = 0;
    }

    // copiem textul
    for(c = col,i=0; txt[i] && (c < LCD_SIZE) ; c++, i++)
        LCDTXT[r][c] = txt[i];
    LCDTXT[r][c] = 0;

    // Validam afisarea, marcam ca exista date noi de afisat
    fLCD = fLCDon = 1;
}

#endif
```

2.4. Tastatură matricială

Pentru citirea tastaturii se folosește portul P4 al microcontrolerului.

Programul expus în continuare permite citirea atât a tastaturilor 3x4 cât și a tastaturilor 4x4. Forma acestor tastaturi și decodarea lor este prezentată în figura de mai jos. Legarea tastaturii la portul P4 s-a făcut în așa fel încât să se obțină același cod pentru aceeași tastă atât în cazul folosirii tastaturii 3x4 cât și a tastaturii 4x4; deoarece citirea tastaturii folosește logica negată sunt necesare rezistențe la V_{CC} la fiecare pin al portului P4. Modul de conectare a tastaturii este prezentat în figura 3.5.




Figura 2.5. Conectarea tastaturii la sistemele cu 80C552

2.4.1 Rutine pentru utilizarea tastaturii pe sistemele cu 80C552

Citirea tastaturii se face folosind următorul algoritm:

- Pasul 1. Se emit pe rânduri ($P4.0 \div P4.3$) 0000 și se setează coloanele ca intrări ($P4.4 \div P4.7$) 1111;
- Pasul 2. Se citesc coloanele ($P4.4 \div P4.7$);
- Pasul 3. Se emite pe colane ce s-a citit și se setează rândurile ca intrări ($P4.0 \div P4.3$) 1111;
- Pasul 4. Se citește și completează valoarea portului $P4$.
- Pasul 5. Dacă valoarea citită este diferită de zero, atunci este apăsată o tastă. Astfel se obține un cod unic la apăsarea unei taste și de asemenea se pot obține și coduri unice la apăsarea unor combinații de taste.

Codurile obținute la tastatură sunt interpretate folosind declarațiile din fișierul `KBRDCODE.H`.

Pentru inițializarea tastaturii se apelează funcția `KBRD_init` care setează portul $P4$ și, dacă se folosește bufferul de tastatură, se inițializează pointerii de citire și scriere.

Folosirea bufferului pentru citirea tastaturii este împărțită în două funcții.

Prima funcție `iKBRD_read` este apelată în întreruperi și depune codurile tastelor apăsată într-o stivă implementată cu ajutorul unui buffer cu adresare circulară. Citirea din această stivă, se face acolo unde este necesar folosind o a doua funcție `KBRD_read`. Indicarea apăsării unei taste se face prin indicatorul `KBRDHIT` care se poate verifica înainte de apelul funcției `KBRD_read`.

În cazul în care nu se folosește bufferul de tastatură se apelează numai funcția `KBRD_read` care întoarce unul din codurile de eroare sau codul tastei apăsată.

Nici una din funcții nu așteaptă ca să fie apăsată o tastă și deci trebuie apelate în polling.

Programele sursă folosesc fișierele de definiții `SYSTEM.H` și `TYPEDEF.H` care sunt prezentate în anexe.

```

/*****\
** Titlu:      KBRDCODE.H                               **
** Descriere:  Codurile returnate de KBRDread() la citirea tastaturii **
**                                                    **
** Versiune:   2.0                                       **
** Început la: August 97                                **
** Autor:      Ștefan Suceveanu, Pratco s.r.l. București, România **

```

```

** Compiler C: C51 V2.27, Franklin Software, Inc. **
**
** Acest modul conține următoarele funcții: **
**      declarații de coduri **
**
** Ultima modificare la data: 23 nov 1998 **
** Istoric: **
**
\*****/
#ifndef _KBRDCODE_H_
#define _KBRDCODE_H_

// Tastatura 3x4 si/sau 4x4
#define Kb1 0x18
#define Kb2 0x28
#define Kb3 0x48
#define Kb4 0x14
#define Kb5 0x24
#define Kb6 0x44
#define Kb7 0x12
#define Kb8 0x22
#define Kb9 0x42
#define Kbo 0x11
#define Kb0 0x21
#define Kbd 0x41
#define KbA 0x88
#define KbB 0x84
#define KbC 0x82
#define Kbd 0x81

/* combinatii '*' si o alta tasta */
#define Kbo1 0x19
#define Kbo2 0x39
#define Kbo3 0x59
#define Kbo4 0x45
#define Kbo5 0x35
#define Kbo6 0x55
#define Kbo7 0x13
#define Kbo8 0x33
#define Kbo9 0x53
#define Kbo0 0x31
#define Kbod 0x51

/* combinatii '#' si o alta tasta */
#define Kbd1 0x59
#define Kbd2 0x69
#define Kbd3 0x49
#define Kbd4 0x55
#define Kbd5 0x65
#define Kbd6 0x45
#define Kbd7 0x53
#define Kbd8 0x63
#define Kbd9 0x43
#define Kbd0 0x61
#define Kbdo 0x51

// coduri de eroare
#define NKb 0
#define GI_OK -6 /* s-a apăsă ENTER(#) după ce s-a scris ceva nou */
#define GI_ESC -1 /* s-a apăsă ESC(*) fără nici un număr introdus */
#define GI_WAIT -2 /* sa introdus un număr și se așteaptă ENTER sau ESC */
#define GI_NOINPUT -3 /* nu s-a întâmplat nimic */
#define GI_KBRDERR -4 /* tastă necunoscută */
#define GI_NODATA -5 /* s-a apăsă ENTER(#) fără nici un număr introdus */

#endif // _KBRDCODE_H_

\*****/
** Titlu: KBRD.H **
** Descriere: Prototipurile funcțiilor pentru citirea tastaturii 3x4 **
** sau 4x4 **
**
** Acest modul conține următoarele funcții: **
** Citire bufferată a tastaturii: **
** fKBRD_ERR: flag care indică o eroare apărută la citirea tast. **
** iKBRD_read(void) citește de la port și depune în stivă. **
** Funcții de citire a tastaturii: **
** KBHIT: flag care indică apăsarea unei taste. **
** byte KBH_init(void) funcție care inițializează tastatura și date **
** char getnomber(byte row, byte col, char *txt, char retlen, **
** char** retsir) funcție de editare șir de caractere **
**
** Observații: Pentru validarea lucrului bufferat cu tastatura trebuie **

```

```

**          introdusa linia '#define KBRD_BUFFER'          **
**                                                         **
\*****/
#ifndef _KBRD_H_
#define _KBRD_H_

#include <typedef.h>
#include "..\main\system.h"

//#define _KBRD_BUFFER_

#ifdef _KBRD_BUFFER_
    extern bit fKBRD_ERR;          // a apărut o eroare la citirea tastaturii
    extern byte iKBRD_read(void); // citește direct portul de tastatura și depune
                                   // datele în bufferul de tastatură
#endif

extern bit KBHIT;

extern void KBRD_init(void);      // inițializează tastatura
extern byte KBRD_read(void);      // extrage un caracter din bufferul de tastatură
//extern int getint(byte row, byte col, char *txt, char len);
extern char getnnumber(byte row, byte col, char *txt, char retlen, char** retsir);

#endif

/*****\
** Titlu:          KBRD.C          **
** Descriere:      Implementarea funcțiilor pt. folosirea tastaturii 3x4 sau **
**                4x4              **
**                **                **
** Acest modul conține următoarele funcții:          **
** Citire bufferată a tastaturii:                  **
**     fKBRD_ERR: flag care indica o eroare apărută la citirea tast. **
**     iKBRD_read(void) citește de la port și depune în stivă. **
** Funcții de citire a tastaturii:                  **
**     KBHIT: flag care indică apăsarea unei taste. **
**     byte KBH_init(void) funcție care inițializează tastatura și date. **
**     char getnnumber(byte row, byte col, char *txt, char retlen, **
**     char** retsir) funcție de editare șir de caractere **
**                **                **
** Observații: Pentru validarea lucrului bufferat cu tastatura trebuie **
**     introdusa linia '#define KBRD_BUFFER' în KBRD.H **
**     Folosește rutine pentru afișare pe LCD (LCD.H) **
**                **                **
\*****/
#pragma DEBUG OBJECTEXTEND CODE SYMBOLS
#include <reg552.h>
#include <stdlib.h>
#include <stdio.h>
#include <string.h>
#include <typedef.h>
#include "..\main\system.h"
#include "kbrdcode.h"
#include "kbrd.h"

bit KBHIT;

#ifdef _KBRD_BUFFER_
    // Dacă se folosește bufferarea.
    static idata byte KBRD_BUFF[KBRD_BUFF_SIZE]; // bufferul de tastatură
    static idata byte KBRD_R, KBRD_W;           // poziția de scriere și citire
    bit fKBRD_ERR; // a apărut o eroare la citirea tastaturii
    byte iKBRD_read(void); // citește direct portul de tastatură și depune datele în
                           // buffer
#endif

void KBRD_init(void); // inițializează tastatura
byte KBRD_read(void); // extrage un caracter din bufferul de tastatură

/*****
Inițializează tastatura.
Dacă este validat modul bufferat inițializează pointerii de citire și scriere în
stiva tastaturii.
Setează portul P4 ca fiind portul la care este legată tastatura.
*****/
void KBRD_init(void)
{
#ifdef _KBRD_BUFFER_
    KBRD_R = 0x00;
    KBRD_W = 0x00;
#endif
    P4 = 0xff;
}

```

```

}

\*****
Funcțiile de citire a tastaturii:
    byte iKBRD_read(void): citire bufferată a tastaturii. Se apelează din
                           întreruperi.
    byte KBRD_read(void): citire nebufferată a tastaturii.
*****/
#ifdef _KBRD_BUFFER_
    byte iKBRD_read(void)
#else
    byte KBRD_read(void)
#endif
{
    data byte t,poz;
    static data byte to;

    P4 = 0xf0;          // se scot pe coloane 1111
    t = P4 | 0x0f;      // se citesc rândurile
    P4 = t;              // se scot pe rânduri
    t = ~P4;             // se citesc și se complementează

    if(!t)
        to = 0;

    if((t == to) || (!(t & 0xf0)))
        return 0;
    to = t;

    KBHIT = 1;          // s-a apăsător tasta

#ifdef _KBRD_BUFFER_
    // scriem în bufferul de tastatură
    KBRD_BUFF[KBRD_W] = t;
    // incrementăm poziția de scriere în buffer numai dacă nu suprascriem
    // informația mai veche
    poz = (KBRD_W + 1) % KBRD_BUFF_SIZE;

    if(poz != KBRD_R)
        KBRD_W = poz;
    else
        fKBRD_ERR = 1;
#endif
    return(t);
}

\*****
Funcțiile de citire a tastaturii:
    byte KBRD_read(void): citire bufferată a tastaturii. Se apelează
                           atunci când se lucrează cu iKBRD_read în întreruperi.
*****/
#ifdef _KBRD_BUFFER_
    byte KBRD_read(void)
    {
        data byte r;

        if(KBRD_R == KBRD_W)
            return 0;          // bufferul de tastatură este gol
        else
        {
            r = KBRD_BUFF[KBRD_R]; // returnăm ce găsim în bufferul de tastatură
            KBRD_R = (KBRD_R + 1) % KBRD_BUFF_SIZE;
            return r;           // am extras un caracter din buffer
        }
    }
#endif

```

2.4.2 Rutine pentru utilizarea tastaturii și display-ului LCD în sistemele cu 80C167

Performanțele ridicate ale circuitului 80C167 permit utilizarea facilă nu numai a unui simplu display LCD alfanumeric, ci chiar și a unui display grafic LCD și chiar a unei tastaturi matriciale de 16 rânduri x 16 coloane (256 taste).

În scopul păstrării compatibilității cu perifericele sistemului de dezvoltare 80C552, aplicația curentă va prezenta utilizarea unui display LCD 4 rânduri x

20 caractere (LM16x21A) și o tastatură 4x4. Folosind principiile expuse, utilizatorul poate extinde sau reduce dispozitivele la necesitățile dorite.

Modul de conectare a celor două periferice la sistemul de dezvoltare este prezentat în figura 3.5.




Figura 2.6. Display și tastatură pentru 80C167

Principiul de lucru cu tastatura și display-ul este identic cu cel descris anterior. Pentru conectarea display-ului s-a preferat comanda directă pe port I/O în locul conectării pe magistrala de date a microcontrolerului datorită vitezei foarte mici a dispozitivului și incapacității circuitului 80C167 de a produce semnale suficient de lente pentru comanda acestuia.

```

/*****
** Titlu: KBRD.C
** Descriere: Modul pentru accesare display LM16x21A și tastatură 4x4
**
** Versiune: 2.0
** Început la: August 97
** Autor: Ștefan Suceveanu, Pratto s.r.l. București, România
** Compilator C: C166, Franklin Software, Inc.
**
** Acest modul conține următoarele funcții:
** void cmdLCD(char c): comandă LCD;
** void initLCD(void): resetare și inițializare LCD;
** char readLCD(void): citește caracter din CG/DD RAM LCD;
** void dataLCD(char c): scrie caracter în CG/DD RAM LCD;
** void putLCD(char rind, char coloana, char *s):
** pune ASCIIZ la rând, coloană;
** void chrLCD(char rind, char coloana, char c):
** pune char la rând, coloană;
** void clrLCD(char rind): șterge rândul specificat (4 șterge tot)
** unsigned int kbd(void): citește un caracter de la tastatura 4*4
**
** Ultima modificare la data: 24 iunie 1998
** Istoric:
**
*****/
#pragma MOD167

#include <reg167.h> /* special function register 80C167 */
#include <stdio.h> /* standard I/O .h-file */
#include <ctype.h> /* standard I/O .h-file */
#include <intrins.h>

char waitLCD(void); /* așteaptă LCD ready, întoarce AC */
void cmdLCD(char c); /* comandă către LCD */
void initLCD(void); /* reset și inițializare LCD */
char readLCD(void); /* citește caracter din CG/DD RAM */
void dataLCD(char c); /* scrie caracter în CG/DD RAM */
void putLCD(char rind, char coloana, char *s); /*pune ASCIIZ la rând, coloană*/
void chrLCD(char rind, char coloana, char c); /*pune char la rând, coloană*/
void clrLCD(char rind); /* șterge rândul specificat (4 șterge tot) */
unsigned int kbd(void); /* citește un caracter de la Tastatura 4*4 */

char waitLCD(void)
{
    unsigned char p;

    DP2 |= 0x0e00; /* set port 2 out (LCDcmd) */
    DP8 = 0x00; /* set port 8 in (date) */

    P2 &= 0xf7ff; /* Dezactivare LCD (P2.11) */
    P2 |= 0x0400; /* R/W = 1 (P2.10) */
    P2 &= 0xfdf; /* RS = 0 (P2.9) */

```

```

P2 |= 0x0800;          /* Validare LCD */

p = P8;
while((p & 0x80) == 0x80)
    p = P8;

P2 &= 0xf7ff;          /* Validare LCD */
return(p & 0x7f);
}

void cmdLCD(char c)
{
    waitLCD();

    DP8 = 0xff;          /* set port 8 out */
    _nop_();

    P8 = c;              /* depune cmd la LCD */
    P2 &= 0xf1ff;        /* dezactivare LCD,R/W = 0,RS = 0 */

    P2 |= 0x0800;        /* validare LCD */
    P2 &= 0xf7ff;        /* dezactivare LCD */
}

char readLCD(void)
{
    char p;

    waitLCD();
    P2 |= 0x0e00;        /* validare LCD, R/W=1, RS=1 */
    p = P8;
    P2 &= 0xf7ff;        /* dezactivare LCD */
    return(p);
}

void dataLCD(char c)
{
    waitLCD();

    DP8 = 0xff;          /* set port 8 out */
    _nop_();

    P8 = c;              /* depune data la LCD */

    P2 |= 0x0200;        /* RS = 1 */
    P2 &= 0xfbff;        /* R/W = 0 */

    P2 |= 0x0800;        /* validare LCD */
    P2 &= 0xf7ff;        /* dezactivare LCD */
}

void initLCD(void)
{
    cmdLCD(0x38);        /* function set.8 biți, 2 linii, 5x7 dot matrix */
    cmdLCD(0x06);        /* entry mode set.Increment adr, no display shift */
    cmdLCD(0x0c);        /* display ON. Display on/off control */
    cmdLCD(0x01);        /* clear display. */
}

void putLCD(char rind, char coloana, char *s)
{
    unsigned char cmd;

    switch(rind)
    {
        case 0: cmd = 0x80;break;
        case 1: cmd = 0xc0;break;
        case 2: cmd = 0x94;break;
        case 3: cmd = 0xd4;break;
        default: break;
    }

    cmd += coloana;
    cmdLCD(cmd);

    for(cmd = 0; s[cmd]; cmd++)
        dataLCD(s[cmd]);
}

void chrLCD(char rind, char coloana, char c)
{
    unsigned char cmd;

```

```

switch(rind)
{
    case 0: cmd = 0x80;break;
    case 1: cmd = 0xc0;break;
    case 2: cmd = 0x94;break;
    case 3: cmd = 0xd4;break;
    default: break;
}

cmd += coloana;
cmdLCD(cmd);
dataLCD(c);
}

void clrLCD(char rind)
{
    unsigned char cmd;
    bit sters = 1;

    switch(rind)
    {
        case 0: cmd = 0x80;break;
        case 1: cmd = 0xc0;break;
        case 2: cmd = 0x94;break;
        case 3: cmd = 0xd4;break;
        default: cmd = 0x01;sters=0;break;
    }

    cmdLCD(cmd);
    if(sters)
        for(cmd=0; cmd< 20;cmd++)
            dataLCD(' ');
}

unsigned int kbd(void)          /* Tastatura 4*4 */
{
    unsigned int t;
    static unsigned int to;

    DP2 = 0x000f;              /* P2.0-3 set OUT */
    ODP2 = 0x00ff;             /* P2.0-7 set OPEN DRAIN */
    _nop_();
    P2 = 0;                    /* OUT */

    DP2 = 0x0e0f;              /* P2.4-7 set IN */
    _nop_();                   /* P2.9-B pentru LCD */
    t = P2 & 0x00f0;           /* IN */

    DP2 = 0x0ef0;              /* P2.4-7 set OUT */
    _nop_();                   /* P2.0-3 set IN */
    P2 = t;                    /* OUT value */

    t |= (P2 & 0x000f);        /* IN or value */

    t = (~t) & 0x007f;

    if(!t)
        to = 0;

    if((t == to) || (!(t & 0x000f)))
        return 0;
    to = t;

    switch (t)                 /* conversie ASCII */
    {
        case 0x11: t=0x30;break; /* '0' */
        case 0x21: t=0x31;break; /* '1' */
        case 0x41: t=0x32;break; /* '2' */
        case 0x01: t=0x33;break; /* '3' */
        case 0x12: t=0x34;break; /* '4' */
        case 0x22: t=0x35;break; /* '5' */
        case 0x42: t=0x36;break; /* '6' */
        case 0x02: t=0x37;break; /* '7' */
        case 0x14: t=0x38;break; /* '8' */
        case 0x24: t=0x39;break; /* '9' */
        case 0x44: t=0x41;break; /* 'A' */
        case 0x04: t=0x42;break; /* 'B' */
        case 0x18: t=0x43;break; /* 'C' */
        case 0x28: t=0x44;break; /* 'D' */
        case 0x48: t=0x45;break; /* 'E' */
        case 0x08: t=0x46;break; /* 'F' */
        default: t=0; break;
    }
}

```

```

    }
    return(t);
}

```

2.4.3 Funcții de citire și editare șiruri de caractere

Tot legat de citirea tastaturii mai este prezentată și o funcție mai complexă care folosește și modulul de afișare pe LCD (`getnumber`). Această funcție este folosită pentru afișarea unui mesaj și citirea unei variabile numerice care este returnată sub forma unui șir de caractere de lungime predefinită la apelul funcției. În această funcție au fost atribuite următoarele definiții tastelor:

- A: introduce un punct zecimal (dacă nu a fost introdus deja unul)
- B: introduce semnul – pe prima poziție.
- C: șterge ultimul caracter
- *: ESC
- #: ENTER

Funcția nu așteaptă ca să fie apăsată o tastă și deci trebuie apelată în polling.

Funcția `EDITTEXT` pentru editare de texte implementată este un mic editor de texte. Aceasta primește ca parametrii un mesaj, `MSG`, care va fi afișat pe primul rând pe afișajul LCD, un text, `TXT`, care va fi afișat pe rândul al doilea pe LCD și care reprezintă valoarea implicită care va fi modificată de utilizator. Următoarele interpretări s-au dat tastelor:

- TASTA 4: mută cursorul la stânga; scroll text dacă este necesar;
- TASTA 6: mută cursorul la dreapta; scroll text dacă este necesar;
- TASTA 2: incrementează caracterul de sub cursor;
- TASTA 2: decrementează caracterul de sub cursor;
- TASTA 5: caracterul de sub cursor = spațiu;
- TASTA 1: caracterul de sub cursor = 'A';
- TASTA 3: caracterul de sub cursor = 'Z';
- TASTA 7: caracterul de sub cursor = 'a';
- TASTA 9: caracterul de sub cursor = 'z';
- TASTA 0: caracterul de sub cursor = '0';
- TASTA *: ESC funcția va întoarce `GI_ESC`
- TASTA #: ENTER funcția va întoarce 1

Funcția nu așteaptă ca să fie apăsată o tastă și deci trebuie apelată în polling.

```

/*****\
** Titlu:      EDITTEXT.C                      **
** Descriere:  Citirea unui text si a unui număr **
**                                                    **
** Versiune:   2.0                               **
** Început la: August 97                         **
** Autor:      Ștefan Suceveanu, Pratto s.r.l. București, România **
** Compilator C: C51 V2.27, Franklin Software, Inc. **
**                                                    **
** Acest modul conține următoarele funcții:      **
**      int edittext(char* msg, char* txt, char maxlen) **
**          Afișează msg pe LCD pe primul rând și txt pe rândul 2 **
**          Modifica txt, care poate să conțină maxim maxlen caractere **
**      char getnomber(byte row, byte col, char *txt, char len, **

```

```

**          char** retsir)                                **
**          Scrie txt pe rândul și coloana [row,col] pe LCD      **
**          Citește maxim len digiți care sunt returnați în retsir  **
**                                                                **
**  Ultima modificare la data: 24 iunie 1998                    **
**  Istoric:                                                    **
**                                                                **
**  Observații:                                                **
**                                                                **
\*****/
#pragma DEBUG OBJECTEXTEND CODE SYMBOLS
#include <reg552.h>
#include <typedef.h>
#include <string.h>
#include "kbrd.h"          // funcții pentru citirea tastaturii
#include "kbrdcode.h"      // codurile returnate de tastatură
#include "lcd.h"           // funcții pentru lucru cu LCD

extern xdata int kbstate, // starea citirii tastaturii
               kbsstate;  // substarea citirii tastaturii

#define Nsir 5             // int are maximum 5 cifre -32768 32767
xdata char l[Nsir+1];     // buffer pentru numărul citit de la tastatura

/* Editează un text
   afișează MSG pe primul rand
   afișează txt pe rândul 2 și îl modifică
   se pot introduce maxim 'maxlen' caractere
   txt trebuie alocat txt[maxlen+1]
TASTA 4:      mută cursorul la stânga; scroll text dacă este necesar
TASTA 6:      mută cursorul la dreapta; scroll text dacă este necesar
TASTA 2:      incrementează caracterul de sub cursor
TASTA 2:      decrementează caracterul de sub cursor
TASTA 5:      caracterul de sub cursor = spațiu
TASTA 1:      caracterul de sub cursor = 'A'
TASTA 3:      caracterul de sub cursor = 'Z'
TASTA 7:      caracterul de sub cursor = 'a'
TASTA 9:      caracterul de sub cursor = 'z'
TASTA 0:      caracterul de sub cursor = '0'

INTOARCE:     GI_WAIT = se așteaptă ENTER(#) sau ESC(*)
               GI_ESC  = s-a apăsător ESC(*)
               1       = s-a apăsător ENTER(#)
!ATENȚIE!     modifica și folosește variabila globală kbstate
               pentru inițializare kbsstate trebuie setată cu 0
!ATENȚIE!     modifică și folosește variabila globală kbstate
               La ieșire kbstate se inițializează cu 0
*/
int edittext(char* msg, char* txt, char maxlen)
{
    static data char t,poz,s;
    data byte c;

    if(!kbsstate)
    {
        poz = s = 0;
        LCDstr(0, 0, msg);
        LCDstr(1, 0, txt);
        LCDstr(1, 0, "\0");
        kbsstate++;
        CursorON();
    }
    else
    {
        t = KBRD_read();
        if(!t)
            return GI_WAIT;
        switch(t)
        {
            case Kb4: if(poz) //deplasează cursor la stânga, scroll
                       poz--;
                       if(poz < s)
                       {
                           s = poz;
                           LCDclr(1);
                           LCDstr(1, 0, &txt[s]);
                           LCDstr(1, 0, "\0");
                       }
                       else
                           CursorLeft();
                       break;
            case Kb6: poz++; //deplasează cursor la dreapta, scroll
                       if(poz > strlen(txt))

```

```

        poz = strlen(txt);
        if(poz > maxlen)
            poz = maxlen;
        if(poz > s+15)
        {
            s = poz - 15;
            LCDclr(1);
            LCDstr(1, 0, &txt[s]);
            LCDstr(1, 15, "\0");
        }
        else
            LCDstr(1, poz-s, "\0");
        CursorRight();
//
        break;
    case Kb2: if(poz == strlen(txt)) //incrementează caracterul de sub cursor
        {
            txt[poz+1] = 0; //ultimul caracter -> '0'
            txt[poz] = '0';
        }
        else
        {
            c = txt[poz];
            c++;
            if(c > 0x7f)
                c = 0x20;
            txt[poz] = c;
        }
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb8: if(poz == strlen(txt)) //decrementează caracterul de sub cursor
        {
            txt[poz+1] = 0; //ultimul caracter -> 'z'
            txt[poz] = 'z';
        }
        else
        {
            c = txt[poz];
            c--;
            if(c < 0x20)
                c = 0x7f;
            txt[poz] = c;
        }
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb5: txt[poz] = 0x20; //caracterul de sub cursor = ' '
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb0: txt[poz] = '0'; //caracterul de sub cursor = '0'
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb1: txt[poz] = 'A'; //caracterul de sub cursor = 'A'
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb3: txt[poz] = 'Z'; //caracterul de sub cursor = 'Z'
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb7: txt[poz] = 'a'; //caracterul de sub cursor = 'a'
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case Kb9: txt[poz] = 'z'; //caracterul de sub cursor = 'z'
        LCDstr(1, 0, &txt[s]);
        LCDstr(1, poz, "\0");
        break;
    case KbC: strcpy(&txt[poz], &txt[poz+1]); //șterge caracterul
        LCDstr(1, 0, &txt[s]);
        break;
    case Kbo: kbstate = 0; // '*' = ESC
        LCDclr(0);
        LCDclr(1);
        CursorOFF();
        return GI_ESC;
        break;
    case Kbd: kbstate = 0; // '#' = ENTER
        LCDclr(0);
        LCDclr(1);
        CursorOFF();

```

```

        return 1;
        break;
    default:
        break;
}
}
return GI_WAIT;
}

/* *****
Returnează în 'retsir' adresa către textul care s-a introdus (numai cifre)
Returnează un char cu următoarea semnificație
GI_ESC      -1      s-a apăsă ESC(*) fără nici un număr introdus
GI_WAIT     -2      s-a introdus un număr și se așteaptă ENTER sau ESC
GI_NOINPUT  -3      nu s-a întâmplat nimic
GI_KBRERR   -4      tastă necunoscută
GI_NODATA   -5      s-a apăsă ENTER(#) fără nici un număr introdus
GI_OK       -6      s-a apăsă ENTER(#) după ce s-a introdus ceva

Parametrii la apel:
    row,col:   rândul si coloana pe care se va scrie mesajul
    txt:       un mesaj care se va afișa pe LCD
    len:       numărul de caractere citite
    retsir:    pointer la șirul de caractere introdus
***** */
char getnomber(byte row, byte col, char *txt, char len, char** retsir)
{
    static bit first=1,refresh=0,fput=1,virgula;
    static char k=0;

    *retsir = NULL;    // numai daca GI_OK se întoarce pointer la șir

    if(len< 0) // reset
    {
        first = 1;
        fput = 1;
        refresh = 0;
        k = 0;
        return GI_NOINPUT;
    }

    if(fput)
    {
        BlinkON();
        if(txt)
            LCDstr(row, col, txt);
        else
            LCDstr(row, col, "\0");
        fput=0;
    }

    if(!k)
        virgula = 0;

    switch(KBRD_read())
    {
        case Kb0:
            if(k < len && k < Nsir)
                l[k++] = '0';
            first = 0;
            refresh = 1;
            break;

        case Kb1:
            if(k < len && k < Nsir)
                l[k++] = '1';
            first = 0;
            refresh = 1;
            break;

        case Kb2:
            if(k < len && k < Nsir)
                l[k++] = '2';
            first = 0;
            refresh = 1;
            break;

        case Kb3:
            if(k < len && k < Nsir)
                l[k++] = '3';
            first = 0;
            refresh = 1;
            break;
    }
}

```

```

case Kb4:
    if(k < len && k < Nsir)
        l[k++] = '4';
    first = 0;
    refresh = 1;
    break;

case Kb5:
    if(k < len && k < Nsir)
        l[k++] = '5';
    first = 0;
    refresh = 1;
    break;

case Kb6:
    if(k < len && k < Nsir)
        l[k++] = '6';
    first = 0;
    refresh = 1;
    break;

case Kb7:
    if(k < len && k < Nsir)
        l[k++] = '7';
    first = 0;
    refresh = 1;
    break;

case Kb8:
    if(k < len && k < Nsir)
        l[k++] = '8';
    first = 0;
    refresh = 1;
    break;

case Kb9:
    if(k < len && k < Nsir)
        l[k++] = '9';
    first = 0;
    refresh = 1;
    break;

case KbA:
    // punct zecimal
    if(!virgula) // dacă nu avem nici o virgula
    {
        if(k < len && k < Nsir)
            l[k++] = '.'; // punem o virgulă
        first = 0;
        refresh = 1;
        virgula = 1;
    }
    break;

case KbB:
    if(first) // semn doar în prima poziție
    {
        l[k++] = '-';
        first = 0;
        refresh = 1;
    }
    break;

case KbC:
    if(!first) // ștergem ultimul caracter
    {
        k--;
        if(l[k] == '.') // dacă ștergem virgula
            virgula = 0; // marcăm că nu avem virgulă
        l[k] = ' ';
        if(txt)
            LCDstr(row, col + strlen(txt), 1);
        else
            LCDstr(row, col, 1);
        l[k] = 0;
        if(!k)
            first = 1;
        refresh = 1;
    }
    break;

case Kbo: // c = '*'; // ESC
    k = 0;
    first = 1;
    fput = 1;

```



```

        refresh = 0;
        LCDcmd(0x0c);
        return GI_ESC;    // nici un număr introdus
        break;

    case Kbd:    // c = '#';                // ENTER
        if(first)
        {
            k = 0;
            first = 1;
            fput = 1;
            refresh = 0;
            BlinkOFF();
            return GI_NODATA;    // nici un număr introdus
        }
        else
        {
            k = 0;
            first = 1;
            fput = 1;
            refresh = 0;
            BlinkOFF();
            *retsir = 1;
            return GI_OK;    // avem ceva in retcode
        }
        break;

//    case NKb:
//        if(first)                // nu este apăsată nici o tastă
//            return GI_NOINPUT;
//        break;

//    default:    return GI_KBRDERR;    // tastă necunoscută
//        break;
}

if(refresh)
{
    refresh = 0;
    l[k] = 0;
    if(txt)
    {
        LCDstr(row, col, txt);
        LCDstr(row, col + strlen(txt), l);
    }
    else
        LCDstr(row, col, l);
}

if(first)    // nu este apăsată nici o tastă
    return GI_NOINPUT;

return GI_WAIT;
}

```

2.5. Extinderea capacităților aritmetice

Realizarea unor aplicații rapide în asamblor poate fi dificilă în situația în care algoritmul trebuie să prelucreze valori numerice. O problemă poate consta în conversia din cod hexazecimal, folosit intern pentru reprezentarea numerelor, în cod zecimal, necesar pentru o afișare inteligibilă pe un display sau un terminal. O altă chestiune poate fi creșterea preciziei de reprezentare a numerelor, de exemplu de la 8 biți (numere pozitive în domeniul 0...255) la 32 de biți (numere pozitive în domeniul 0...4 294 967 295), sau reprezentarea și operațiile aritmetice cu numere raționale.

2.5.1 Aritmetică BCD

Pentru circuitul 80C552 realizarea unor calcule în cod BCD este facilitată de existența instrucțiunii `DA` (ajustare zecimală a acumulatorului pentru adunare). Circuitul 80C167 nu are o astfel de instrucțiune și rutina nu poate fi adaptată pentru acesta.

Pentru creșterea vitezei de execuție se recomandă efectuarea completă a calculelor în hexazecimal, urmând ca numai datele care urmează să fie afișate (pe terminal sau pe un display LCD) să fie convertite în cod BCD. Procedura este recomandată să fie făcută în assembler, evitând funcția C `sprintf`.

Programul respectiv folosește pentru conversie un tabel unde sunt memorate valorile BCD a fiecărui semiocet, funcție de poziția acestuia.

```

/*****\
**  Descriere:      Rutină conversie hexazecimal BCD          **
**                                                         **
**  Versiune:      1.0                                       **
**  Inceut la:     Iunie 96                                   **
**  Autor:         Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
**  Compilator C:  C51 V2.27, Franklin Software, Inc.        **
**                                                         **
**  Acest modul contine urmatoarele functii:                **
**                                                         **
**  Ultima modificare la data: 23 nov 1998                  **
**  Istoric:                                               **
**                                                         **
**  Observatii:                                           **
**      hex0-1 octeții cod hexazecimal                      **
**      char5-0 rezultat sute de mii - unități             **
**                                                         **
\*****/
hex0      data      53h          ;numarul care urmeaza sa fie hex1  data      54h
          ;convertit
char0     data      33h          ;rezultatul conversiei char1      data      34h
          ; max "65535"char2      data      35h
char3     data      36h
char4     data      37h
char5     data      38h          ;'\0'

r_0       data      55h          ; regsitrii de lucru
r_1       data      56h
r_2       data      57h

h_b:      clr        a           ;inițializare registre lucru
          mov        r_0,a
          mov        r_1,a
          mov        r_2,a

          mov        a,hex0      ;formare semiocet 1
          anl        a,#0fh
          jz         etc3
          mov        dptr,#tab_00-1 ;conversie unități
          movc       a,@a+dptr
          mov        r_0,a

etc3:     mov        a,hex0
          anl        a,#0f0h
          jz         etc4
          swap       a           ;formare semiocet 2
          mov        r7,a
          mov        dptr,#tab_10-1 ;conversie zeci
          movc       a,@a+dptr
          add        a,r_0
          da         a           ;formare z+u
          mov        r_0,a
          mov        a,r7
          mov        dptr,#tab_11-1 ;valoarea unui octet este
          movc       a,@a+dptr    ;zecimal intre 0 si 256
          addc       a,r_1        ;acum determinam sutele
          da         a           ;adunam cu carry
          mov        r_1,a

etc4:     mov        a,hex1      ;formare semiocet 3
          anl        a,#0fh
          jz         etc5
          mov        r7,a
          mov        dptr,#tab_20-1 ;conversie zeci, unitati
          movc       a,@a+dptr
          add        a,r_0
          da         a           ;formare z+u
          mov        r_0,a
          mov        a,r7
          mov        dptr,#tab_21-1 ;conversie mii, sute

```

```

        movc    a,@a+dptr
        addc    a,r_1
        da      a                ;formare m+s
        mov     r_1,a

etc5:    mov     a,hex1          ;formare semioctet 4
        anl     a,#0f0h
        jz      etc6
        swap    a
        mov     r7,a
        mov     dptr,#tab_30-1   ;conversie zeci, unitati    movc    a,@a+dptr
        add     a,r_0
        da      a                ;formare z+u
        mov     r_0,a
        mov     a,r7
        mov     dptr,#tab_31-1   ;conversie mii, sute
        movc    a,@a+dptr
        addc    a,r_1
        da      a                ;formare m+s
        mov     r_1,a
        mov     a,r7
        mov     dptr,#tab_32-1   ;conversie zm
        movc    a,@a+dptr
        addc    a,r_2
        da      a                ;formatare zm
        mov     r_2,a

etc6:                                ;conversie ASCII
        mov     r2,#3
        mov     r1,r_2
        mov     r0,#char0

etc7:    mov     a,@r1
        and     a,#0f0h
        swap    a
        add     a,#40h
mov       @r0,a
        inc     r0
        mov     a,@r1
        and     a,#0fh
        add     a,#40h
        mov     @r0,a
        inc     r0
        dec     r1
        dec     r2
        jpnz    etc7
        mov     @r0,#00h
        ret

tab_00:   db      1,2,3,4,5,6,7,8,9
        db      10h,11h,12h,13h,14h,15h
tab_10:   db      16h,32h,48h,64h,80h,96h,12h,28h
        db      44h,60h,76h,92h,08h,24h,40h
tab_11:   db      0,0,0,0,0,0,1,1,1,1,1,1,2,2,2
tab_20:   db      56h,12h,68h,24h,80h,36h,92h,48h
        db      04h,60h,16h,72h,28h,84h,40h
tab_21:   db      2,5,7,10h,12h,15h,17h,20h
        db      23h,25h,28h,30h,33h,35h,38h
tab_30:   db      96h,92h,88h,84h,80h,76h,72h,68h
        db      64h,60h,56h,52h,48h,44h,40h
tab_31:   db      40h,81h,22h,63h,4,45h,86h,27h
        db      68h,9,50h,91h,32h,73h,14h
tab_32:   db      0,0,1,1,2,2,2,3,3,4,4,4,5,5,6

```

2.5.2 Creșterea preciziei de reprezentare a numerelor în virgulă fixă și virgulă flotantă

Unele aplicații realizate în asamblor pot necesita precizii aritmetice mai mari decât cele implicate pe 8 biți (în situația circuitului 80C552).

În cele ce urmează sunt prezentate câteva rutine utile pentru lucrul pe 16 de biți. Extinderea dimensiunii datelor de la 8 la 16 de biți asigură creșterea posibilităților de reprezentare a numerelor întregi, de la [0-255] la [0-4294967285].

Pentru funcția transcendențială introdusă (sinus) asigurarea unei precizii de 16 de biți este dificil de realizat: implementarea unei dezvoltări în serie

193 _____ Aplicații cu microcontrolere de uz general depășește clar posibilitățile unor microcontrolere cu posibilități aritmetice reduse (de exemplu 80C51) iar determinarea valorilor pe bază de tabel cu valori memorate este prohibitivă datorită dimensiunilor foarte mari a acestuia. Rutinele care urmează determină funcția sinus folosind un tabel de 256 de valori, creșterea preciziei la 16 biți fiind asigurată de un algoritm de interpolare.

```

/*****\
**  Descriere:      Rutină afișare vectori pe osciloscop      **
**                                                         **
**  Versiune:      1.0                                       **
**  Inceut la:     Iunie 94                                   **
**  Autor:         Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
**  Compilator C:  C51 V2.27, Franklin Software, Inc.       **
**                                                         **
**  Acest modul contine urmatoarele functii:                **
**      load_16                                           **
**      load_32                                           **
**      mul_16                                           **
**      div_16                                           **
**      add_16                                           **
**      sub_16                                           **
**      add_32                                           **
**      sub_32                                           **
**      low_16,mid_16,high_16                             **
**      sinus                                             **
**                                                         **
**  Ultima modificare la data: 23 nov 1998                **
**  Istoric:                                              **
**                                                         **
**  Observatii:                                          **
**                                                         **
\*****/
PUBLIC  load_16, ?load_16?byte
PUBLIC  load_32, ?load_32?byte
PUBLIC  mul_16, ?mul_16?byte
PUBLIC  div_16, ?div_16?byte
PUBLIC  add_16, ?add_16?byte
PUBLIC  sub_16, ?sub_16?byte
PUBLIC  add_32, ?add_32?byte
PUBLIC  sub_32, ?sub_32?byte
PUBLIC  low_16, mid_16, high_16
PUBLIC  sinus,?sinus?byte

math_32_data    SEGMENT DATA
math_32_code    SEGMENT CODE
sinus_DATA      SEGMENT DATA
sinus_CODE      SEGMENT CODE

RSEG    math_32_data
?load_16?byte: DS 2
?load_32?byte: DS 4
?mul_16?byte:  DS 2
?div_16?byte:  DS 2
?add_16?byte:  DS 2
?sub_16?byte:  DS 2
?add_32?byte:  DS 4
?sub_32?byte:  DS 4
op_0:         DS 1
op_1:         DS 1
op_2:         DS 1
op_3:         DS 1
tmp_0:        DS 1
tmp_1:        DS 1
tmp_2:        DS 1
tmp_3:        DS 1

RSEG    math_32_code
load_16:
    ;încarcă octeții 0+1 ai operandului cu valoarea dorită
    mov     op_3,#0
    mov     op_2,#0
    mov     op_1,?load_16?byte
    mov     op_0,?load_16?byte + 1
    ret

load_32:
    ; încarcă octeții 0-4 ai operandului cu valoarea dorită

```

```

    mov     op_3,?load_32?byte
    mov     op_2,?load_32?byte + 1
    mov     op_1,?load_32?byte + 2
    mov     op_0,?load_32?byte + 3
    ret

low_16:
    ;întoarce octeții 0+1 (LSB) ai operandului
    mov     r6,op_1
    mov     r7,op_0
    ret

mid_16:
    ; întoarce octeții 1+2 ai operandului
    mov     r6,op_2
    mov     r7,op_1
    ret

high_16:
    ; întoarce octeții 2+3 (MSB) ai operandului
    mov     r6,op_3
    mov     r7,op_2
    ret

add_16:
    ;adaugă doi octeți furnizați de program la operand
    clr     c
    mov     a,op_0
    addc    a,?add_16?byte + 1      ;octet LSB
    mov     op_0,a
    mov     a,op_1
    addc    a,?add_16?byte         ;octet MSB + C
    mov     op_1,a
    mov     a,op_2
    addc    a,#0                   ;propagare C
    mov     op_2,a
    mov     a,op_3
    addc    a,#0                   ;propagare carry
    mov     op_3,a
    ret

add_32:
    ; adaugă patru octeți furnizați de program la operand
    clr     c
    mov     a,op_0
    addc    a,?add_32?byte + 3      ;octet 0 (lsb)
    mov     op_0,a
    mov     a,op_1
    addc    a,?add_32?byte + 2      ;octet 1 + carry
    mov     op_1,a
    mov     a,op_2
    addc    a,?add_32?byte + 1      ;octet 2 + carry
    mov     op_2,a
    mov     a,op_3
    addc    a,?add_32?byte         ;octet 3 (msb) + carry
    mov     op_3,a
    ret

sub_16:
    ;scădere 16 biți furnizați de program apelant din operand
    clr     c
    mov     a,op_0
    subb    a,?sub_16?byte + 1      ;octet LSB
    mov     op_0,a
    mov     a,op_1
    subb    a,?sub_16?byte         ;octet MSB + C
    mov     op_1,a
    mov     a,op_2
    subb    a,#0                   ;propagare C
    mov     op_2,a
    mov     a,op_3
    subb    a,#0                   ;propagare C
    mov     op_3,a
    ret

sub_32:
    ; scădere 32 biți furnizați de program apelant din operand
    clr     c
    mov     a,op_0
    subb    a,?sub_32?byte + 3      ;octet 0
    mov     op_0,a
    mov     a,op_1
    subb    a,?sub_32?byte + 2      ;octet 1 + carry

```

```

    mov     op_1,a
    mov     a,op_2
    subb    a,?sub_32?byte + 1      ;octet 2 + carry
    mov     op_2,a
    mov     a,op_3
    subb    a,?sub_32?byte          ;octet 3 + carry
    mov     op_3,a
    ret

mul_16:
    ;înmulțire operand 32 biți cu valoare 16 biți
    mov     tmp_3,#0                ;ștergere 16 biți (MSB)
    mov     tmp_2,#0
    ;generare octet 0 rezultat
    mov     b,op_0
    mov     a,?mul_16?byte+1
    mul     ab
    mov     tmp_0,a
    mov     tmp_1,b
    ;generare octet 1 rezultat
    mov     b,op_1
    mov     a,?mul_16?byte+1
    mul     ab
    add     a,tmp_1
    mov     tmp_1,a
    mov     a,b
    addc    a,tmp_2
    mov     tmp_2,a
    jnc     mul_loop1
    inc     tmp_3

mul_loop1:
    mov     b,op_0
    mov     a,?mul_16?byte
    mul     ab
    add     a,tmp_1
    mov     tmp_1,a
    mov     a,b
    addc    a,tmp_2
    mov     tmp_2,a
    jnc     mul_loop2
    inc     tmp_3

mul_loop2:
    ;Generare octet 2 rezultat
    mov     b,op_2
    mov     a,?mul_16?byte+1
    mul     ab
    add     a,tmp_2
    mov     tmp_2,a
    mov     a,b
    addc    a,tmp_3
    mov     tmp_3,a
    ;Generare octet 3 rezultat
    mov     b,op_1
    mov     a,?mul_16?byte
    mul     ab
    add     a,tmp_2
    mov     tmp_2,a
    mov     a,b
    addc    a,tmp_3
    mov     tmp_3,a
    ;Finalizare rezultat
    mov     b,op_3
    mov     a,?mul_16?byte+1
    mul     ab
    add     a,tmp_3
    mov     tmp_3,a
    ;Eliminare rezultat superior. Valoare numai pe 32 biți
    mov     b,op_2
    mov     a,?mul_16?byte
    mul     ab
    add     a,tmp_3
    mov     tmp_3,a
    ;Mutare din registre temporare în operand
    mov     op_0,tmp_0
    mov     op_1,tmp_1
    mov     op_2,tmp_2
    mov     op_3,tmp_3
    ret

div_16:
    ;împărțire operand 32 biți cu valoare
    mov     r7,#0
    mov     r6,#0                    ;ștergere rest

```

```

    mov     tmp_0,#0
    mov     tmp_1,#0
    mov     tmp_2,#0
    mov     tmp_3,#0
    mov     r1,?div_16?byte ;încărcare divizor
    mov     r0,?div_16?byte+1
    mov     r5,#32          ;număr bucle
    ;start împărțire
div_loop:
    call    shift_d         ;deplasare împărțitor și întoarce MSB în C
    mov     a,r6            ;deplasare C în LSB rest
    rlc     a
    mov     r6,a
    mov     a,r7
    rlc     a
    mov     r7,a
    ;test r7:r6 >= r1:r0
    clr     c
    mov     a,r7            ;scădere r1-r7 pentru comparare r1 < r7
    subb    a,r1            ; a = r7 - r1, c setat dacă r7 < r1
    jc      cant_sub
    ; r7>r1 sau r7=r1
    jnz     can_sub         ;salt dacă r7>r1
    ;dacă r7 = r1, test dacă r6>=r0
    clr     c
    mov     a,r6
    subb    a,r0            ; a = r6 - r0, c setat dacă r6 < r0
    jc      cant_sub
can_sub:
    ;scădere divizor din rest
    clr     c
    mov     a,r6
    subb    a,r0            ; a = r6 - r0
    mov     r6,a
    mov     a,r7
    subb    a,r1            ; a = r7 - r1 - c
    mov     r7,a
    setb    c              ; deplasare 1 în cât
    jmp     quot
cant_sub:
    clr     c              ; deplasare 0 în cât
quot:
    call    shift_q         ; deplasare c în cât
    djnz    r5,div_loop    ; terminat?
    ; mutare registre temporare în operand
    mov     op_0,tmp_0
    mov     op_1,tmp_1
    mov     op_2,tmp_2
    mov     op_3,tmp_3
    ret

shift_d:
    ;deplasare divizor un bit la stânga; MSB în C
    clr     c
    mov     a,op_0
    rlc     a
    mov     op_0,a
    mov     a,op_1
    rlc     a
    mov     op_1,a
    mov     a,op_2
    rlc     a
    mov     op_2,a
    mov     a,op_3
    rlc     a
    mov     op_3,a
    ret

shift_q:
    ;deplasare cât un bit la stânga; C în LSB
    mov     a,tmp_0
    rlc     a
    mov     tmp_0,a
    mov     a,tmp_1
    rlc     a
    mov     tmp_1,a
    mov     a,tmp_2
    rlc     a
    mov     tmp_2,a
    mov     a,tmp_3
    rlc     a
    mov     tmp_3,a
    ret

```

```

RSEG      sinus_DATA
?sinus?byte:
    DS 2          ; argumentul si rezultatul (HIGH, LOW)

RSEG      sinus_CODE
; Argumentul este in domeniul 0h-0ffffh caruia ii corespunde
; un domeniu 0-90 grade
; Rezultatul este in domeniul 0h-7ffffh caruia ii corespunde
; un domeniu 0-1
sinus:
    mov     A,?sinus?byte      ; HIGH argument
    mov     DPTR,#sin_tab      ; inceput tabel sinus

    mov     B,#2               ; citim sin(HIGH(i))
    mul     AB
    add     A,DPL
    mov     DPL,A
    mov     A,DPH
    adc     A,B
    mov     DPH,A

    movc    A,@DPTR
    mov     R6,A               ; HIGH sin(HIGH(i))
    inc     DPTR
    movc    A,@DPTR
    mov     R7,A               ; LOW sin(HIGH(i))

    inc     DPTR
    mov     R4,A               ; HIGH sin(HIGH(i+1))
    inc     DPTR
    movc    A,@DPTR
    mov     R5,A               ; LOW sin(HIGH(i+1))

    clr     C                  ; sin(HIGH(i+1)) - sin(HIGH(i))
    mov     A,R5
    subb    A,R7
    mov     A,R4
    subb    A,R6               ; panta

    mov     B,?sinus?byte + 1 ;
    mul     AB                 ; panta * LOW(i)

    add     A,R7               ; sin(HIGH(i)) + panta * LOW(i)
    mov     ?sinus?byte,A
    mov     A,B
    adc     A,R6
    mov     ?sinus?byte+1,A

    ret

sin_tab:   DW      0000h,00c9h,0192h,025bh,0324h,03edh,04b6h,057fh,
                0647h,0710h,07d9h,08a2h,096ah,0a33h,0afbh,0bc3h,
                0c8bh,0d53h,0e1bh,0ee3h,0fabh,1072h,1139h,1201h,
                12c8h,138eh,1455h,151bh,15e2h,16a8h,176dh,1833h,
                18f8h,19bdh,1a82h,1b47h,1c0bh,1ccfh,1d93h,1e56h,
                1f19h,1fdch,209fh,2161h,2223h,22e5h,23a6h,2467h,
                2528h,25e8h,26a8h,2767h,2826h,28e5h,29a3h,2a61h,
                2b1fh,2bdch,2c98h,2d55h,2e11h,2ecch,2f87h,3041h,
                30fbh,31b5h,326eh,3326h,33deh,3496h,354dh,3604h,
                36bah,376fh,3824h,38d8h,398ch,3a40h,3af2h,3ba5h,
                3c56h,3d07h,3db8h,3e68h,3f17h,3fc5h,4073h,4121h,
                41ceh,427ah,4325h,43d0h,447ah,4524h,45cdh,4675h,
                471ch,47c3h,4869h,490fh,49b4h,4a58h,4afb,4b9eh,
                4c3fh,4celh,4d81h,4e21h,4ebfh,4f5eh,4ffb,5097h,
                5133h,51ceh,5269h,5302h,539bh,5433h,54cah,5560h,
                55f5h,568ah,571dh,57b0h,5842h,58d4h,5964h,59f3h,
                5a82h,5b10h,5b9dh,5c29h,5cb4h,5d3eh,5dc7h,5e50h,
                5ed7h,5f5eh,5fe3h,6068h,60ech,616fh,61f1h,6271h,
                62f2h,6371h,63efh,646ch,64e8h,6563h,65ddh,6657h,
                66cfh,6746h,67bdh,6832h,68a6h,6919h,698ch,69fdh,
                6a6dh,6adch,6b4ah,6bb8h,6c24h,6c8fh,6cf9h,6d62h,
                6dcah,6e30h,6e96h,6efbh,6f5fh,6fc1h,7023h,7083h,
                70e2h,7141h,719eh,71fah,7255h,72afh,7307h,735fh,
                73b5h,740bh,745fh,74b2h,7504h,7555h,75a5h,75f4h,
                7641h,768eh,76d9h,7723h,776ch,77b4h,77fah,7840h,
                7884h,78c7h,7909h,794ah,798ah,79c8h,7a05h,7a42h,
                7a7dh,7ab6h,7aefh,7b26h,7b5dh,7b92h,7bc5h,7bf8h,
                7c29h,7c5ah,7c89h,7cb7h,7ce3h,7d0fh,7d39h,7d62h,
                7d8ah,7db0h,7dd6h,7dfah,7e1dh,7e3fh,7e5fh,7e7fh,
                7e9dh,7ebah,7ed5h,7ef0h,7f09h,7f21h,7f38h,7f4dh,
                7f62h,7f75h,7f87h,7f97h,7fa7h,7fb5h,7fc2h,7fceh,
                7fd8h,7felh,7fe9h,7ff0h,7ff6h,7ffah,7ffd,7fffh,

```


7fffh

Pentru calcule în virgulă flotantă, utilizatorul trebuie să-și stabilească mai întâi formatul de reprezentare al acestor numere. Un număr în virgulă flotantă este reprezentat printr-un exponent **E** și o mantisă **M**, mantisa întotdeauna subunitară și normalizată (bitul cel mai semnificativ, cu excepția bitului de semn, este diferit de zero). Valoarea numărului reprezentat în virgulă flotantă este $2^{E-1} \cdot M$.

Astfel, standardul IEEE 754 pentru numere în virgulă flotantă, prevede următoarele structuri pentru reprezentare pe 32 de biți, respectiv 64 de biți:

0	1	2	3	
MMMM MMMM	MMMM MMMM	EMMM MMMM	SEEE EEEE	Nr. $\in (\pm 1.176E-38 \div \pm 3.40E+38)$

S: bit de semn;

E: exponent, pe 8 biți, în complement față de doi, cu deplasament 0x7Fh;

M: mantisă normalizată pe 23 de biți; bitul cel mai semnificativ este întotdeauna 1 și nu este memorat.

0	1	2	3	
MMMM MMMM	MMMM MMMM	MMMM MMMM	MMMM MMMM	Nr. $\in (\pm 1.7E-308 \div \pm 1.7E+308)$
4	5	6	7	
MMMM MMMM	MMMM MMMM	EEEE EMMM	SEEE EEEE	

S: bit de semn;

E: exponent, pe 12 biți, în complement față de doi, cu deplasament 0x7FFh;

M: mantisă normalizată pe 51 de biți; bitul cel mai semnificativ este întotdeauna 1 și nu este memorat.

Adoptarea unui format nestandard, exponent 8 biți și mantisă 16 de biți, permite utilizarea rutinelor de 16 biți prezentate anterior (adunare, scădere, înmulțire, împărțire și funcțiile trigonometrice care rezultă din sinus), implementarea algoritmului matematic trebuind să țină cont de următoarele:

- adunarea și scăderea se fac direct asupra mantisei, după ce una din acestea a fost denormalizată astfel încât cei doi exponenți să fie egali;
- pentru înmulțire, după ce ambele mantise sunt normalizate, exponenții se adună iar mantisele se înmulțesc;
- pentru împărțire, dacă ambele mantise sunt normalizate, exponenții se scad iar mantisele se împart;
- funcțiile trigonometrice sunt deduse din sinus.

Rutinele de normalizare sau denormalizare nu sunt prezentate, ele fiind relativ simple: o deplasare la stânga a virgulei mantisei presupune o incrementare a exponentului, în timp ce o deplasare la dreapta a virgulei mantisei presupune o decrementare a exponentului.

2.6. Filtre numerice

În programele pentru achiziție de date este uneori utilă implementarea unor filtre numerice, de exemplu rejecția frecvenței de 50 Hz.

În continuare se prezintă un program scris în C și cu o funcție scrisă în asamblare.

Conversia analog numerică se face folosind canalul 6 al microcontrolerului, pornirea conversiei făcându-se folosind un tact extern cu frecvența de 150.588Hz generat cu PWM1. La PWM0 este legat un LED verde prin care se semnalizează funcționarea aparatului iar pe portul P4.0, P4.1 și P4.2 sunt legate 3 LED-uri care semnalizează diverse nivele ale semnalului achiziționat.

Filtrul numeric FIR proiectat este de tip FOB eliptic de ordin 4 cu banda de tăiere între 47Hz și 53Hz cu pierdere maximă de 0.01dB în banda de trecere și cu atenuarea minimă de 40dB în banda de tăiere. Coeficienții acestuia au fost determinați în Matlab®, rezultând un filtru de ordin 4 cu caracteristica prezentată cu linie punctată în figura 3.7.

```
A = [1.0000000000000000e+000, 1.9339272398278690e+000,
      2.8285942321601420e+000, 1.8331973819885190e+000,
      8.9861884056193790e-001]
```

```
B = [9.4679436232257540e-001, 1.8813950274867980e+000,
      2.8281850745989090e+000, 1.8813950274867970e+000,
      9.4679436232257500e-001]
```

Deoarece operațiile matematice folosind numere în virgula flotantă sunt foarte mari consumatoare de timp, vom implementa filtrul numeric folosind operații matematice pe numere întregi. Pentru menținerea preciziei și caracteristicii filtrului numeric calculat vom înmulți coeficienții cu o constantă și după aceea îi vom rotunji la cel mai apropiat număr întreg pe 32 de biți (`long int`). Constanta trebuie aleasă astfel încât să nu apară depășire în calculele noastre considerând valoarea maximă a rezultatului convertorului analog numeric și cea mai mare valoare a coeficientului.




Figura 2.7 Caracteristica filtrului FIR eliptic FOB

Valoarea cea mai mare a coeficienților filtrului nostru este de aproximativ 3, valoarea maximă obținută la ieșirea convertorului analog numeric este de $0x3FF=1.023$ și valoare ce mai mare care poate fi reprezentată pe 32 de biți este de $0x7FFFFFFF=2.147.483.647$. Valorile intermediare obținute în calculul filtrului sunt formate din adunarea a 4 înmulțiri. Astfel se poate determina

valoarea maximă a constantei: $c = \frac{0x7FFFFFFF}{4 \cdot 3 \cdot 0x3FF} = 0x2AB55$. Tot din

considerente de viteză această constantă trebuie să fie o putere a lui doi pentru că operațiile de înmulțire și împărțire pot fi implementate prin rotire la stânga și respective la dreapta și de asemenea nu trebuie să fie prea mare pentru limitarea numărului de rotiri. Noi am ales constanta la valoarea 0x4000. Filtrul obișnuit folosind coeficienții multiplicați cu 0x4000 și rotunjiți la cel mai apropiat număr întreg are caracteristica prezentată în figura 3.7 cu linie continuă.

```
A = [16384, 31685, 46344, 30035, 14723];
B = [15512, 30825, 46337, 30825, 15512];
```

Funcția de tratare a întreruperilor sosite de la convertorul analog numeric apelează o funcție scrisă în asamblare care întoarce rezultatul conversiei pe 10 biți într-un unsigned int.

Conform regulilor de transfer a valorilor returnate în R6 se găsește partea MSB iar în R7 partea LSB.

Interfața serială RS232 a microcontrolerului este programată în 19200,8,N,1 și este folosită pentru transferul eșantioanelor către PC.

La compilare se pot folosi două directive:

IMPLEMENT_FILTER: valorile eșantioanelor transmise sunt trecute prin filtrul numeric implementat. Dacă nu este specificată această directivă de compilare, eșantioanele trimise sunt cele obținute de la convertorul analog numeric

IMPLEMENT_DAC10BITS: eșantioanele obținute de la convertorul analog numeric sunt reprezentate pe 10 biți și dacă această directivă de compilare nu este specificată atunci rezultatul conversiei este pe numai 8 biți (cei mai semnificativi).

```

/*****\
** Titlu:          FILTRU.C          **
** Descriere:      Implementarea unui filtru numeric          **
**               **
** Versiune:       4.0               **
** Inceput la:     August 98         **
** Autor:         Stefan Suceveanu, Prasco s.r.l. Bucuresti, Romania **
** Compiler C:    C51 V2.27, Franklin Software, Inc.         **
**               **
** Acest modul contine urmatoarele: **
**               Filtru numeric          **
**               Watchdog              **
**               Main                  **
**               **
** Ultima modificare la data: 23 sep 1999          **
** Istoric:              **
**               **
** Observatii:         **
**               Foloseste functia int getadc() scrisa in asamblare in **
**               fiserul ASMFUNC.ASM          **
\*****/
#pragma DEBUG OBJECTTEXTEND CODE SYMBOLS
#include <Reg552.h>
#include <stdio.h>
#include <string.h>
#include <math.h>
#include <ctype.h>
#include <absacc.h>

```

```

#include <typedef.h>

/* Canalul pe care se face achizitia de date */
#define CHANEL 6

/* Ordinul filtrului - trebuie sa fie putere a lui 2 */
#define FILTER_ORDER 4

;*****
// OPTIUNI DE COMPILARE:
// IMPLEMENT_FILTER - achizitia de date este filtrata
// IMPLEMENT_DAC10BITS - achizitia de date se face pe 10 biti
// altfel pe 8 biti
;*****
// #define IMPLEMENT_FILTER 1
// #define IMPLEMENT_DAC10BITS 1

// Avem 3 LED-uri care se aprind in functie de nivelul semnalului
#ifdef IMPLEMENT_DAC10BITS
#define HIGH_DAC 999
#define LOW_DAC 870
#else
#define HIGH_DAC 0xf8
#define LOW_DAC 0xc8
#endif // IMPLEMENT_DAC10BITS

// rezultatul conversiei analog-numerice (este setat in intrerupere
// si citit in functia main)
data unsigned int DAC;

// indicator terminare converisie analog-numerica (setat in interupere
// si resetat in functia main)
bit fadc;

// Un sir de caractere de identificare
code char xx[] = "\nPRACON(R) V4.02 (c)StSoft 1999 - PRATCO s.r.l. Bucharest Romania.
CP 61-137 RO7550";

#ifdef IMPLEMENT_FILTER
// vector pt. implementarea listelor circulare necesare filtrului numeric
data long xfilter[FILTER_ORDER];
data long yfilter[FILTER_ORDER];
data char xi=0,yi=0; // indexul in listele circulare

// Coeficientii filtrului numeric
// Pentru viteza nu se va lucra numai cu operatii pe numere intregi.
// Coeficientii au fost determinati in Matlab pentru un filtru opreste
// banda de ordin 4 cu frecventele de taiere [47Hz, 53Hz]. Coeficientii
// determinati au fost inmultiti cu 16384 si convertiti la intreg. S-a ales
// valoarea de  $2^{14}=16384$  (0x4000) pt. ca operatia de inmultire si impartire
// poate fi realizata prin rotire la stanga si respective la dreapta de 14
// ori.
data const long a[FILTER_ORDER + 1] = {16384, 31685, 46344, 30035, 14723};
data const long b[FILTER_ORDER + 1] = {15512, 30825, 46337, 30825, 15512};
#endif // IMPLEMENT_FILTER

// definitiile functiilor externe - din fisierul ASMFUNC.ASM
extern int getadc(void);

// definitiile functiilor C din acest fisier

// =====
// WATCHDOG
// =====
void watchdog(void)
{
    PCON |= 0x10; // setam intai (PCON.4)
    T3 = 0x01; // setam valoarea timerului watchdog (2*100ms)
}

#ifdef IMPLEMENT_FILTER
// =====
// FILTER = Filtru digital.
// Y = FILTER(B, A, X) Filtreaza esantioanele prezentate
// secvential in X folosind coeficientii filtrului prezentati in
// vectorii A si B.
// Metoda de calcul este:
//  $y(n) = b(1)*x(n) + b(2)*x(n-1) + \dots + b(nb+1)*x(n-nb)$ 
//  $- a(2)*y(n-1) - \dots - a(na+1)*y(n-na)$ 
// !!!! Din considerente de viteza ordinul filtrului trebuie sa fie
// !!!! o putere a lui 2 si operatiile se fac pe numere intregi.
// !!!! Pentru precizia calculelor coeficientii filtrului sunt inmultiti
// !!!! cu o constanta  $2^{14}$ , iar rezultatul este impartit cu aceeasi

```

```

// !!!! constanta. Daca constanta este o putere a lui 2 atunci operatiile
// !!!! de inmultire si impartire pot fi implementate folosind rotiri la
// !!!! stanga si respective la dreapta.
// =====
long filter(long x)
{
    register char i=0;
    register long bx=0, ay=0;

    for(i = FILTER_ORDER; i > 0; i--)
    {
        bx += b[i] * xfilter[xi++ & (FILTER_ORDER - 1)];
        ay += a[i] * yfilter[yi++ & (FILTER_ORDER - 1)];
    }

    xfilter[xi++ & (FILTER_ORDER - 1)] = x;
    bx = (bx + b[0]*x - ay);
    bx /= 16384;
    //bx = bx >> 14; // impartim tot la 16384=0x4000=2^14

    yfilter[yi++ & (FILTER_ORDER - 1)] = bx;

    return(bx);
}
#endif // IMPLEMENT_FILTER

// =====
// MAIN routine
// =====
void main(void)
{
    long f=0;
    unsigned int old_val = 0;
    // long dummy=0; // numarul de bucle facute in asteptare

    watchdog();

#ifdef IMPLEMENT_FILTER
    // Stergem listele circulare
    memset(xfilter, 0x00, sizeof(xfilter));
    memset(yfilter, 0x00, sizeof(yfilter));
#endif

// Aprindem toate LED-urile ON
    P4 = 0xff; // [0xfe = yellow, 0xfd = red, 0xfb = green]

    // Setam interfata seriala la 19200,8,N,1
    EA = 0; // invalidam toate intreruperile
    S0CON = 0x52; // Setam interfata seriala
    TMOD = 0x20;
    PCON |= 0x80;
    TH1 = 0xfd; // 19200, 8, N, 1
    TR1 = 1;
    ADCON = 0x00; // resetam ADCI, satrtare soft ADEX=0 ADCI=0 ADCS=0
    ADCON |= CHANEL; // canalul care este folosit pt achizitie
    ADCON |= 0x08; // setam ADCS (start ADC)

    fadc = 0; // stergem indicatorul terminare achizitie
    EAD = 1; // validam intreruperile de la ADC

    // Pentru generarea frecventei de achizitie folosim PWM1 cu factor
    // de umplere 50% si frecventa de 150.588Hz. Semnalul de la iesirea
// PWM1 este folosit pentru pornirea conversiei analog numerice
    // PWMP = 71; // folosim PWM1 ca sa generam 301.176Hz
    // PWMP = 216; // folosim PWM1 ca sa generam 99.929Hz
    PWMP = 143; // folosim PWM1 ca sa generam 150.588Hz
    PWM1 = 0x80; // factor de umplere de 50% -> tact extern ADC

    // Iesirea PWM0 este folosita pentru aprinderea LED-ului POWER
    PWM0 = 0x00; // POWER LED ON

    EA = 1; // validam intreruperile

    // puts(xx); // trimitem mesajul de identificare

    ADCON |= 0x20; // ADC START extern
    // ADCON |= 0x08 // ADC START soft

    // B U C L A P R I N C I P A L A
    while(1) //
    if(fadc) // daca avem date de la convertorul ADC
    {
        fadc = 0; // stergem indicatorul sfarsit conversie
    }

```

```

#ifdef IMPLEMENT_FILTER
    f = filter(DAC);          // filtram esantioanele
#endif // IMPLEMENT_FILTER
    DAC &= 0x3fe;
    if(DAC > HIGH_DAC)
        P4 = 0xfb;           // GREEN LED
    else
        if(DAC < LOW_DAC)
            P4 = 0xfd;        // RED LED
        else
            P4 = 0xfe;        // YELLOW LED
#ifdef IMPLEMENT_FILTER
    printf("%ld\t", f);       // transitem esantioanele filtrate
#else
    printf("%u\t", DAC);      // transitem esantioanele
#endif // IMPLEMENT_FILTER
    // printf("%ld\t", dummy); // cate bucle facem in asteptare
    // dummy = 0;              // anulam nr. De bucle
    watchdog();              // setam watchdog-ul
}
// else
//     dummy++;                // incrementam nr de bucle
}

// =====
//     Tratarea intreruperii de la ADC
// folosim bancul de registrii 2
// =====
void INTADC(void) interrupt 10 using 2
{
#ifdef IMPLEMENT_DAC10BITS
    DAC = getadc();          // max = 0x3ff; citim toti cei 10 biti
#else
    DAC = ADCH;              // max = 0xff; citim numai cei 8 biti superiori
#endif
    ADCON &= 0xef;           // 1110 1111 => ADCI = 0
    ADCON |= CHANEL;         // set the aquisition chanel
    fadc = 1;
}

/*****
** Titlu:          ASMFUNC.ASM
** Descriere:      Citirea convertorului analog numeric
**
** Versiune:      4.0
** Inceput la:    August 98
** Autor:         Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania
** Compilator C:  C51 V2.27, Franklin Software, Inc.
**
** Acest modul contine urmatoarele:
**             int getadc(void)
**
** Ultima modificare la data: 23 sep 1999
** Istoric:
**
** Observatii:
**
*****/
$XREF
$DEBUG
$NOMOD51
$INCLUDE (\INCLUDE\REG552.INC)

;_PROG      SEGMENT CODE
_GETADC     SEGMENT CODE
;BYTEVAR    SEGMENT DATA BITADDRESSABLE
;VAR        SEGMENT DATA
;BITVAR     SEGMENT BIT
;STACK      SEGMENT IDATA
;CONST      SEGMENT CODE

;=====
; int getadc(void)
; un intreg este returnat folosin registrii R6(MSB) si R7(LSB)
;=====
PUBLIC      GETADC
           RSEG      _GETADC

GETADC:
    mov     a,ADCH          ;citim rezultatul conversiei
    swap    A               ;schimbam high cu low din A
    rr      A
    rr      A

```

```

        anl        A,#03h          ;mascam ADC9 si ADC8
        mov        R6,A            ;partea MSB a lui int [max = 0x03]
        mov        A,ADCH
        anl        A,#3fh
        rl         A
        rl         A
        mov        R7,A            ;partea LSB a lui int
        mov        A,ADCON         ;low part from ADC
        rlc        A
        rlc        A
        rlc        A
        anl        A,#03h
        orl        A,R7            ; partea LSB a lui int
        mov        R7,A
        ret

;=====
END

```

În continuare este prezentat programul MATLAB cu care s-a proiectat filtrul FIR FOB prezentat anterior.

```

fs=150.588;                % frecventa de esantionare Hz
N=512;                     %nr. de puncte pt desenarea graficelor
%proiectam un FOB cu fl=47Hz si fh=53Hz
fl=47;
fh=53;
Wl=fl*2/fs;
Wh=fh*2/fs;
Rp=0.01;                   % max. lost in passband [dB]
Rs=40;                     % attenuation in stopband [dB]
Ne=2;                      % ordinul filtrului eliptic
% proiectam un FOB eliptic
[Be, Ae] = ellip(Ne, Rp, Rs, [Wl Wh], 'stop');
%Be = firl(33, [Wl Wh], 'stop'); Ae = [1 0];
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%
Be = round(Be*16384)
Ae = round(Ae*16384)
%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
[He, We] = freqz(Be, Ae, N);
%plot(We*fs/(2*pi), abs(He), 'r-'); grid on;
plot(We*fs/(2*pi), abs(He), 'r-'); grid on;
title('Caracteristica filtrului FOB 50Hz');
xlabel('Hz');
ylabel('A');

figure;
fx = We*fs/(2*pi);
ix = find(fx>50);

plot(fx(ix-40:ix+40), 20*log10(abs(He(ix-40:ix+40))), 'r-'); grid on; hold on;
%plot(fx, 20*log10(abs(He)), 'r-'); grid on; hold off;
title('Caracteristica filtrului FOB 50Hz in dB');
xlabel('f [Hz]');
ylabel('|H| [dB]');

t=(1:150)/fs;
s1=sin(2*pi*t*15);
s2=sin(2*pi*t*20);
s3=sin(2*pi*t*45);
s4=sin(2*pi*t*50);
s5=sin(2*pi*t*55);
s=round((s1+s2+s3+s4+s5)*1023);
%figure;
%plot(t,s);
sf=round(filter(Be, Ae, s));
%sf=filter(Be, Ae, s);

figure;
plot(t,s,t,sf);

S=fft(s,512);
SF=fft(sf,512);
W=(0:255)/256*fs/2;
figure;
plot(W, abs(S(1:256)), 'r-', W, abs(SF(1:256)), 'g-'); grid on;
title('Filtrarea unui semnal');
xlabel('Hz');
ylabel('|FFT|');

```

2.7. Ceas de timp real

Există multe metode și circuite care pot fi folosite în implementarea unui ceas de timp real.

Ce mai simplă metodă este folosirea unui timer intern microcontrolerului programarea acestui ca să genereze întreruperi la un interval de timp prestabilit. Această metodă are avantajul că nu necesită componente auxiliare și este foarte ușor de implementat dar principalele dezavantaje sunt că rutina necesară implementării calendarului și ceasului este destul de lungă și deci microcontrolerul trebuie să consume mult timp cu acest proces. Un alt dezavantaj este că atunci când procesorul se află în modul power management timerul nu funcționează, și implementarea unui sistem de back-up a microcontrolerului este neeconomică datorită consumului ridicat al acestuia împreună cu circuitele aferente (RAM, EPROM, latch-uri etc.) în comparație cu consumul unui circuit integrat specializat.

Pentru implementarea unui ceas de timp real se poate folosi timerul T1 care este utilizat pentru generarea tactului pentru interfața serială, sau timerul T0 care poate fi programat pentru generarea de întreruperi între 750ns și 192μs (oscilator 16MHz și 8xC552).

```

/*****\
** Titlu:          TIMER0.H                      **
** Descriere:      Folosirea Timerului T0 ca generator de tic-uri          **
**                Implementarea unui ceas de timp real                    **
**                Declaratii de constante si functii                      **
**                ****                                                    **
** Versiune:       2.0                                                    **
** Inceut la:      August 95                                              **
** Autor:          Stefan Suceveanu, Prasco s.r.l. Bucuresti, Romania    **
** Compiler C:     C51 V2.27, Franklin Software, Inc.                    **
**                ****                                                    **
** Acest modul contine urmatoarele:                                       **
**                Definirea tiplului TTIME                                **
**                Declararea variabilei totic ca contor de ticuri         **
**                Declaratiile functiilor:                                **
**                bit T0_int(long tic) = inițializare T0                  **
**                TTIME T0_ReadTime() = macro citire contor tic-uri       **
**                TTIME T0_DiffTime(TTIME otic) = calculeaza diferenta    **
**                intre doua valori TTIME                                 **
**                ****                                                    **
** Ultima modificare la data: 23 nov 1998                                **
** Istoric:                                                **
**                ****                                                    **
** Observatii:                                           **
**                ****                                                    **
\*****/
#ifndef _TIMER0_H
#define _TIMER0_H    1

#include <typedef.h>

/* Tipul variabilei care va mentine cotorul de tic-uri [byte pt. viteza]*/
typedef byte TTIME;
/* Contorul de ticuri se va tine in 'data' pentru viteza */
extern data TTIME t0tic;

/* initializare timer 0 cu tic=[750ns...192us], ret=1->eroare */
bit T0_init(long tic);

/* Citeste contorul de ticuri */
#define    T0_ReadTime()    (tic)

/* Calculeaza diferenta de timp in tic-uri */
TTIME T0_DiffTime(TTIME otic);
#endif

/*****\
** Titlu:          TIMER0.C                      **

```



```

** Descriere:      Folosirea Timerului T0 ca generator de tic-uri      **
**               Implementarea unui ceas de timp real                  **
**               Declaratii de constante si functii                   **
\*****/
#pragma DEBUG OBJECTTEXTEND CODE SYMBOLS
/* #pragma REGISTER BANK(0) */
#include <reg552.h>
#include <stdio.h>
#include <absacc.h>
#include "timer0.h"

/* comenteaza linia urmatoare pt introducerea program de test */
#define NO_MAIN      1

/* la cate ticuri se va executa functia utilizator [valoare = 2**n] */
#define DO_T0_USRFNCT      0x7f

/* definire valorile minime si maxime ale intervalului de timp
   intre 2 tic-uri in ns */
#define MIN_TIC      7501
#define MAX_TIC      1920001

data TTIME t0tic;          /* contor de tic-uri */
extern void on_T0tic(void); /* functie utilizator apelata la fiecare tic */
bit fonT0tic;              /* flag tratare functie utilizator externa */

\*****
int_T0(void) = Functia care este apelata in intreruperi pentru T0
               Foloseste bancul 3 de registrii
\*****/
void int_T0(void) interrupt 1 using 3
{
    if(!((t0tic++) && DO_T0_USRFNCT)) /* din cand in cand apeleaza fnct usr */
        if(!fonT0tic) /* ? apel inhibat ? */
        {
            fonT0tic = 1; /* inhibam eventualele apeluri ale functiei on_T0tic */
            /* daca timpul de executie al acesteia este mai mare */
            /* decat intervalul dintre 2 intreruperi */
            on_T0tic(); /* apelam functia utilizator */
            fonT0tic = 0; /* validam apelurile ulterioare ale functiei on_T0tic */
        }
}

\*****
Program de test
\*****/
#ifdef NO_MAIN
main()
{
    TTIME Start,xtic;

    EA = 0; /* DISABLE ALL INTERRUPTS */
    /* PENTRU QUARTZ DE 16 MHz, 9600 BAUDS */
    SCON = 0x52; /* SCON */ /* setup serial port control */
    TMOD = 0x20; /* TMOD */ /* hardware (9600 BAUD @16MHZ) */
    PCON = PCON | 0x80; /* SMOD = 1 */
    TH1 = 0xf7; /* TH1 */
    TR1 = 1; /* Timer 1 Start */
    EA = 1; /* ENABLE ALL INTERRUPTS */

    /* Setare Timer 0 la 100000ns = 100us = 0.1s */
    if(T0_init(100000))
        printf("Eroare initializare T0 la 0.1ms\n");

    Start = T0_ReadTime();

    while(1)
        if((xtic=T0_DiffTime(Start)) > 10)
        {
            Start = T0_ReadTime();
            printf("TIC %u\n", xtic);
        }
}
#endif

\*****
T0_DiffTime(TTIME otic) = calculeaza diferenta intre 2 valori de tic
\*****/
TTIME T0_DiffTime(TTIME otic)
{
    /* return 0; */
    return((t0tic >= otic) ? (t0tic-otic) : (0xff-otic+t0tic));
}

```

```

/* return(T0_ReadTime() - otic); */
}

\*****
  bit T0_init(long tic) = intilaizeaza Timerul T0 cu valoarea din argument
                        in ns
*****/
bit T0_init(long tic)
{
    data int x;

    /* tic in ns = [750ns,...,192000ns=192us]
    /* Fosc = 16Mhz/12 = 1.333.333,333
    /* tic = (256-TH0)/Fosc
    /* tic min = (256-255)/Fosc = 750ns (MIN_TIC)
    /* tic max = (256-000)/Fosc = 192000ns=192us (MAX_TIC)

    /* verificam domeniul de valabilitate pt. tic in [ns] */
    if((tic < MIN_TIC) || (x > MAX_TIC))
        return 1; /* intoarcem ca aparut o eroare */

    x = 256-tic/MIN_TIC;

    EA = 0; /* DISABLE ALL INTERRUPTS */
    fonT0tic = 0;
    /* Setare Timer 0 */
    TMOD = TMOD | 0x02; /* Timer 0 auto reload */
    TH0 = (char)x;
    TR0 = 1; /* start timer 0 */
    ET0 = 1; /* enable timer 0 interrupt */
    EA = 1; /* ENABLE ALL INTERRUPTS */
    return 0;
}

```

Modul de programare și de folosire al timerului T0 este prezentat în programul de mai sus. Pornirea timerului T0 se face prin apelul funcției T0_init care are ca parametru intervalul de timp dorit între 2 întreruperi. Această valoare este mai întâi verificată dacă se încadrează în limitele admise pentru frecvența oscilatorului. Dacă oscilatorul are o frecvență diferită de 16MHz, trebuiesc recalculate valorile minime și maxime (MIN_TIC și MAX_TIC) și înlocuirea acestora în fișierul TIMER0.H.

Funcția care se apelează în întreruperi incrementează valoarea globală a contorului de ticuri T0tic care este implementat ca unsigned char în zona de memorie data din considerente de viteză. Valoarea contorului este verificată pentru a se vedea dacă se poate apela funcția utilizator. Această funcție trebuie să se numească void on_T0tic(void) și dacă aceasta lipsește trebuie modificată funcția int_T0 apelată în întreruperi. Pentru inhibarea reapelului funcției utilizator înainte de terminarea acesteia (funcția poate să nu fie reentrantă) este implementată o interblocare folosind indicatorul fonT0tic.

A doua metodă de implementare a unui ceas de timp real, prezentată în continuare, folosește un circuit specializat RTC72421. Acesta este văzut ca un periferic în spațiul de adresare al microcontrolerului. Comunicația între RTC și microcontroler se face pe 4 biți (D0÷D3). Acest circuit conține un oscilator propriu și poate să furnizeze ora și data. De asemenea acest circuit poate fi programat să genereze și întreruperi la un anumit interval de timp cât și la o anumită oră (alarmă).

Registrele interne ale acestui circuit sunt definite în fișierul SYSTEM.H din anexe și au descrierea din tabelul 3.12.

Tabelul 2.14										
Adresa					Data				Nume registru	Gamă valoare
Hexa	A3	A2	A1	A0	D3	D2	D1	D0		
0	0	0	0	0	S8	S4	S2	S1	SEC01	0÷9
1	0	0	0	1	-	S40	S20	S10	SEC10	0÷5
2	0	0	1	0	M8	M4	M2	M1	MIN01	0÷9
3	0	0	1	1	-	M40	M20	M10	MIM10	0÷5
4	0	1	0	0	H8	H4	H2	H1	HOURL01	0÷9
5	0	1	0	1	-	PM/AM	H20	H10	HOURL10	0÷2
6	0	1	1	0	D8	D4	D2	D1	DAY01	0÷9
7	0	1	1	1	-	-	D20	D10	DAY10	0÷3
8	1	0	0	0	M8	M4	M2	M1	MON01	0÷9
9	1	0	0	1	-	-	-	M10	MON10	0÷1
A	1	0	1	0	Y8	Y4	Y2	Y1	YEAR01	0÷9
B	1	0	1	1	Y80	Y40	Y20	Y10	YEAR10	0÷9
C	1	1	0	0	-	W4	W2	W1	WEEK	0÷6
D	1	1	0	1	30 adj	IRQ flag	BUSY	HOLD	REG D	-
E	1	1	1	0	t1	t0	Intr/Stnd	MASK	REG E	-
F	1	1	1	1	TEST	24/12	STOP	RESET	REG F	-

Observații:

1. Biții marcați cu '-' nu există și nu contează la scriere;
2. Bitul PM/AM trebuie mascat în timpul citirii zecilor de ore;
3. Bitul BUSY poate fi numai citit;
4. Bitul IRQ flag poate fi setat numai la valoarea 0;
5. Calendarul este setat pentru era creștină;
6. Zilele săptămânii sunt memorate astfel: 0=duminică ... 6=sâmbătă;
7. La scrierea unei valori într-un registru care este în afara limitelor acestuia va rezulta o eroare la citire.

Pinii D0÷D3 (Data Bus) sunt folosiți pentru citirea și scrierea datelor în circuit și sunt conectați la magistrala de date. Când $\overline{CS0} = '0'$, $CS1 = '1'$ și sunt activați pinii RD sau WR putem citi respectiv scrie data în circuit, în rest ei sunt în starea de impedanță ridicată (3-state).

Pinii A0÷A3 sunt pinii de adresă și sunt folosiți împreună cu pinul ALE.

Pinul ALE validează decodorul intern de adrese. Când $ALE = '1'$ și $\overline{CS0} = '0'$, data care se găsește pe pinii A0÷A3 sunt scriși în decodorul de adrese. Microprocesoarele cu ieșirea ALE poate fi conectată direct la acest pin, pentru celelalte procesoare ALE trebuie legat la V_{cc} .

Pinul WR este folosit pentru a valida porțile care permit scrierea datelor în registrul desemnat de A0÷A3.

Pinul RD este folosit pentru a valida porțile care permit citirea datelor în registrul desemnat de A0÷A3.

Pinii CS0 și CS1 sunt folosiți pentru selecția circuitului și validează interpretarea semnalele ALE, RD și WR ($\overline{CS0} = '0'$, $CS1 = '1'$). CS1 funcționează separat de ALE și trebuie folosit pentru detecția alimentării circuitului.

Pinul STD.P (Standard Pulse) este folosit pentru generarea de întreruperi și este controlat de registrul E (REG E). Ieșirea este open-drain și

Registrul de control D

HOLD (D0). Setând acest bit la valoarea 1 LOGIC se validează trecerea în 0 LOGIC a bitului BUSY. Când bitul BUSY este șters, registrele RTC pot fi citite sau scrise. După terminarea operației de scriere sau citire dintr-un registru, bitul HOLD trebuie resetat. Dacă acest lucru nu este făcut va apare o eroare. Dacă în timpul în care HOLD este 1 LOGIC RTC-ul trebuie să incrementeze registrul de secunde S1, acesta va fi incrementat la o secundă după ce bitul HOLD redevine 0 LOGIC (HOLD trebuie să fie setat mai puțin de o secundă). Dacă CS1 = 0 LOGIC, atunci HOLD = 0 LOGIC.

BUSY (D1) este folosit pentru a determina dacă registrele de la S1 la W pot fi accesați pentru scriere sau citire, acest lucru fiind posibil numai atunci când bitul BUSY = '0'. Acest bit poate fi numai citit (*read only*). Pentru a accesa registrele RTC de la S1 la W este indicat să se respecte algoritmul prezentat în figura 3.8.




Figura 2.8. Diagrama de utilizare a RTC 72421

IRQ flag (D2). Acest bit (*Interrupt Request Flag*) este controlat direct de pinul de ieșire STD.P. Când STD.P este șters, IRQ=1 LOGIC și atunci când STD.P este setat, IRQ=0 LOGIC. Când IRQ = '1' atunci este cerută o întrerupere microcontrolerului. Bitul MASK împreună cu t0 și t1 și INTR/STND controlează intervalul de timp pentru generarea pulsurilor la pinul STD.P. Bitul MASK are rolul de ON/OFF, INTR/STND controlează forma de undă și t0 împreună cu t1 controlează perioada.

Când RTC-ul este în modul INTERRUPT, ieșirea STD.P va rămâne în starea '0' până când se va scrie '0' în bitul IRQ. Când RTC-ul este în modul STANDARD pinul STD.P va rămâne în starea '0' până când se va reseta manual bitul IRQ dar nu mai mult de 7.8125 ms atunci când bitul IRQ se va reseta automat.

Atunci când IRQ este șters și vine o nouă întrerupere, noua întrerupere va fi ignorată. La setarea bitului $HOLD$ sau $30 SEC ADJUST$ este necesară mascarea cu '1' a bitului IRQ . Setarea bitului IRQ la valoarea '1' nu are nici un efect pentru pinul de ieșire $STD.P$.

Când se modifică starea biților t_0 și t_1 , bitul IRQ trebuie resetat.

30 SEC ADJ (D3). La setarea acestui bit se ajustează registrele secundelor la '00', conform tabelului 3.13. Acest bit se va reseta automat după 76.3μs. Cât timp acest bit este setat, registrele RTC nu pot fi accesate.

Tabelul 2.15		
Valoarea sec. înainte de ajustare	Incrementare minute	Valoarea sec. după ajustare
30 ÷ 59	DA	00
01 ÷ 29	NU	00

Registrul de control E

MASK (D0). Acest bit lucrează ca întrerupător ON/OFF pentru ieșirea $STD.P$. Când bitul $MASK = '1'$ atunci ieșirea $STD.P$ este activă iar atunci când bitul $MASK = '0'$ atunci ieșirea $STD.P$ este în starea '1'.

INTR/ \overline{STND} (D1) este folosit pentru controlul formei de undă obținute la ieșirea $STD.P$ (open-drain). În modul **INTERRUPT** ($D1 = '1'$) ieșirea $STD.P$ va rămâne în starea '0' până când se va reseta manual bitul IRQ flag. În modul **STANDARD** ieșirea va rămâne de asemenea în starea '0' până la resetarea manuală a bitului IRQ flag dar nu mai mult de 7.8125ms când indicatorul IRQ se va reseta automat. Bitul $MASK$ trebuie să fie '0' în timpul acestor moduri de lucru. Perioada semnalului de ieșire la pinul $STD.P$ este determinată de biții t_0 și t_1 .

t_0 (D2) și t_1 (D3) determină perioada semnalului de la ieșirea $STD.P$ în cele două moduri de funcționare **INTERRUPT** sau **STANDARD**, conform tabelului 3.14.

Tabelul 2.16				
t_1	t_0	Perioada	Lățimea impulsului	
			INTR	STND
0	0	1/64 sec	*	7.8125ms
0	1	1 sec	*	7.8125ms
1	0	1 minut	*	7.8125ms
1	1	1 oră	*	7.8125ms

ATENȚIE Lățimea impulsului depinde de momentul resetării bitului IRQ flag.

În momentul setării biților t_0 și t_1 începe o perioadă. Biții t_0 și t_1 nu sunt asociați nici unui contor.

Registrul de control F

RESET (D0). Acest bit este utilizat pentru resetarea contorilor interni cu frecvența mai mică de 1Hz. La reset nu vor fi afectați registrele de ceas sau dată. Atâta timp cât $RESET = '1'$ număratoarele vor fi oprite. Pentru a reporni

211 _____ Aplicații cu microcontrolere de uz general
numărătoarele, bitul `RESET` trebuie resetat la valoare '0'. Dacă `CS1 = '0'` atunci `RESET = '0'`.

STOP (D1). Când bitul `STOP` este '1' va opri rețeaua de divizare a frecvenței de 8192Hz, iar când este '0' RTC-ul va funcționa normal. Există o întârziere de 122μs după schimbarea stării acestui bit.

24/12 (D2). Acest bit este utilizat pentru selectarea modului de indicare a orei în format 24 (când este setat la valoarea '1') sau 12 (când este setată valoarea '0'). În modul 24 ore, trebuie ignorată valoarea bitului `PM/AM`.

TEST (D3). Acest bit este folosit pentru testare și trebuie setat la valoarea '0' pentru ca RTC-ul să funcționeze normal.

Observații

1. În timpul ajustării la 30 secunde (30 sec adj.) poate apare un impuls la pinul `STD.P`.
Ieșirea `STD.P` își va menține starea în care este când bitul `STOP = '1'` atunci când `INTR/STND = '0'` (modul `STANDARD`).
2. Nu se va produce nici o modificare a ieșirii `STD.P` ca urmare a scrierii în registrele de la `S1` la `H1`.
3. Un semnal mai mare de $4/5V_{DD}$ trebuie aplicat pe pinul `CS1` pentru circuitul să fie activat și trebuie să fie mai mic de $1/5 V_{DD}$ pentru a nu apare un curent rezidual nedorit.
4. Pentru protecția datelor la punerea sub tensiune, `CS1` trebuie să fie activat după cel puțin 2μs, iar la anularea tensiunii, `CS1` trebuie trecut în starea '0' cu cel puțin 2μs înainte

Inițializarea și setarea alarmei trebuie făcută conform organigramei din figura 3.9.

Funcțiile prezentate în continuare permit setarea, citirea și scrierea din/în circuitul integrat RTC-72421. Explicațiile din cod, împreună cu descrierea registrelor circuitului din paragraful anterior, sunt suficiente pentru a înțelege codul prezentat în continuare. Trebuie menționat că în întreruperea RTC au fost implementate și două timere care vor fi decrementate până la anularea valorii setate în prealabil în variabilele `secF1` și/sau `secF2`, moment în care se vor seta indicatorii `fF1` și respectiv `fF2`.

Programele sursă folosesc fișierele de definiții `SYSTEM.H` și `TYPDEF.H` care sunt prezentate în anexă.




Figura 2.9. Programarea RTC72421

```

/*****\
** Titlu:      RTC.H                               **
** Descriere:   Descrierea functiilor pt. manipulara RTC-72421      **
**                                                     **
** Versiune:    2.0                               **
** Inceut la:   August 95                          **
** Autor:      Stefan Suceveanu, Pratco s.r.l. Bucuresti, Romania    **
** Compiler C:  C51 V2.27, Franklin Software, Inc.                 **
**                                                     **
** Acest modul contine urmatoarele:                      **
**      Functii pentru citirea si setarea RTC-ului          **
**      Definirea unui sir de caractere ASCII cu data ora ...      **
**                                                     **
** Ultima modificare la data: 23 nov 1998                **
** Istoric:                                           **
**                                                     **
** Observatii:                                         **
**                                                     **
\*****/
#ifndef _RTC_H_
#define _RTC_H_ 1

extern xdata char RTC_DATA[22];
#define RTC_DATE RTC_DATA + 2
#define RTC_TIME RTC_DATA + 11
#define RTC_WEEK RTC_DATA[20]
#define RTC_WEEK_STR RTC_DATA

extern code char days[8][3];

extern bit fRTC; // Flag intrerupere RTC (1s)
extern bit fTIC; // Flag intrerupere RTC (1/64s = 15.625ms)
extern bit fF1; // Flag functie speciala (1 dupa secF1 * 1/64s)
extern bit fF2; // Flag functie speciala (1 dupa secF2 * 1/64s)
extern idata word tic; // contor de ticuri (++ la fiecare 15.625ms)
extern idata word secF1; // dupa cate 1/64s se seteaza fF1
extern idata word secF2; // dupa cate 1/64s se seteaza fF2

#define GetTic() tic
#define TicDiff(otic) ((tic >= otic) ? (tic-otic) : (0xffff-otic+tic))

```

```

extern bit RTC_busy(void);           // citire bit BUSY
extern void RTC_init(void);          // initializare RTC
extern void RTC_clr(void);           // sterger date RTC
extern void RTC_read(void);          // citire date RTC

extern void setRTCday(byte val);     // setare zi
extern void setRTCmon(byte val);     // setare luna
extern void setRTCyear(byte val);    // setare an
extern void setRTCweek(byte val);    // setare zi din saptamana
extern void setRTC hour(byte val);   // setare ora
extern void setRTCmin(byte val);     // setare minute
extern void setRTCsec(byte val);     // setare secunde

#endif

/*****
**   Titlu:           RTC.C           **
**   Descriere:       Implementarea functiilor pt. manipularea RTC-72421      **
**                                                           **
**   Acest modul contine urmatoarele:                                     **
**       Functii pentru citirea si setarea RTC-ului                     **
**       Definirea unui sir de caractere ASCII cu data ora ...         **
*****/
#pragma DEBUG OBJECTEXTEND CODE SYMBOLS
#include <reg552.h>
#include <string.h>
#include <typedef.h>
#include <absacc.h>
#include "i2c.h"
#include "qcount.h"
#include "..\main\system.h"

xdata char   RTC_DATA[22];           // "dd/mm/yy hh:mm:ss ww"
code char days[8][3] = {"Du", "Lu", "Ma", "Mi", "Jo", "Vi", "Sa", "??"};

bit   fRTC;           // Flag intrerupere RTC (1s)
bit   fTIC;           // Flag intrerupere RTC (1/64s = 15.625ms)
bit   fF1;            // Flag interval de timp scurs 1
bit   fF2;            // Flag interval de timp scurs 2
//bit onTicRTC;       // suntem in apelul functiei ticRTC
idata word tic;        // incrementat de 1/64s (15.625ms)
idata word secF1=0;    // intervalul de timp in 1/64s pentru setarea lui fF1
idata word secF2=0;    // intervalul de timp in 1/64s pentru setarea lui fF2

bit RTC_busy(void);    // citire bit BUSY
void RTC_init(void);   // initializare RTC
void RTC_clr(void);    // stergere date din RTC
void RTC_read(void);   // citire RTC

extern idata byte RTC_ck; // folosit pentru verificarea functionarii RTC-ului

\
    Tratarea intreruperilor de la RTC
*****/
void int_rtc(void) interrupt 2 using 1
{
    tic++;           // contor ticuri
    fTIC = 1;        // TIC la fiecare 1/64sec

    // contor de intarziere 1
    if(secF1)
        if(!(--secF1)) // decrementam timer 1 pana la '0'
            fF1 = 1;    // a ajuns la zero -> setam flagul fF1

    // contor de intarziere 2
    if(secF2)
        if(!(--secF2)) // decrementam timer 2 pana la '0'
            fF2 = 1;    // a ajuns la zero -> setam flagul fF2

    if(!(tic && 0x3f)) // echivalent cu if(!(tic % 64))
        fRTC = 1;    // flag 1 sec

    RTC_ck = 2;        // supraveghere functionare RTC cu timer 0
}

\
*****/
Citim datele din RTC si le formatam sub forma unui sir ASCIIZ cu urmatoarea
structura: dd/mm/yy hh:mm:ss ww.
    ^           ^
    |           +-- se inscrie '\0'
    +----- din secunda in secunda se va inlocui cu ' '
*****/

```



```

void RTC_read(void)
{
    while(RTC_busy());

    RTC_DATA[2] = (XBYTE[regDAY10] & 0x03) + '0'; // d10
    RTC_DATA[3] = (XBYTE[regDAY1] & 0x0f) + '0'; // d1
    RTC_DATA[4] = '/';
    RTC_DATA[5] = (XBYTE[regMON10] & 0x01) + '0'; // m10
    RTC_DATA[6] = (XBYTE[regMON1] & 0x0f) + '0'; // m1
    RTC_DATA[7] = '/';
    RTC_DATA[8] = (XBYTE[regYEAR10] & 0x0f) + '0'; // y10
    RTC_DATA[9] = (XBYTE[regYEAR1] & 0x0f) + '0'; // y1
    RTC_DATA[10] = ' ';
    RTC_DATA[11] = (XBYTE[regHOUR10] & 0x03) + '0'; // h10
    RTC_DATA[12] = (XBYTE[regHOUR1] & 0x0f) + '0'; // h1
    // RTC_DATA[13] = ':';
    RTC_DATA[13] = (XBYTE[regSEC1] & 0x01) ? ':' : ' ';
    RTC_DATA[14] = (XBYTE[regMIN10] & 0x07) + '0'; // m10
    RTC_DATA[15] = (XBYTE[regMIN1] & 0x0f) + '0'; // m1
    RTC_DATA[16] = ':';
    RTC_DATA[17] = (XBYTE[regSEC10] & 0x07) + '0'; // s10
    RTC_DATA[18] = (XBYTE[regSEC1] & 0x0f) + '0'; // s1
    RTC_DATA[19] = 0;
    // RTC_DATA[19] = ' ';
    RTC_DATA[20] = XBYTE[regWEEK] & 0x07;
    memcpy(RTC_DATA, days[RTC_DATA[20]], 2); // ww

    XBYTE[regD_RTC] = 0x00;
}

\*****
Citirea bitului BUSY. Functia intoarce 1 cand RTC este ocupat si 0 in rest.
\*****/
bit RTC_busy(void)
{
    // HOLD = 1
    XBYTE[regD_RTC] = 0x01; // 30adj=0,irq=1,busy=0,hold=1 (0101)

    if(XBYTE[regD_RTC] & 0x02)
    {
        // HOLD = 0
        XBYTE[regD_RTC] = 0x00; // 30adj=0,irq=1,busy=0,hold=0 (0100)
        return 1; // trebuie sa asteptam
    }
    else
        return 0; // RTC ramane in HOLD
}

\*****
Initializarea RTC-ului
\*****/
void RTC_init(void)
{
    IT1 = 1; // INT1 on falling edge
    EX1 = 1; // Enable external interrupt 1 (RTC)

    XBYTE[regF_RTC] = 0x06; // test=0,24h=1,stop=1,reset=0 (0110)

    XBYTE[regE_RTC] = 0x00; // INT=1/64s(00), STND=1(0), MASK=0 (0000)
    // XBYTE[regE_RTC] = 0x04; // INT=1sec(01), STND=1(0), MASK=0 (0100)
    // XBYTE[regE_RTC] = 0x08; // INT=1min(10), STND=1(0), MASK=0 (1000)
    // XBYTE[regE_RTC] = 0x0c; // INT=1hour(11), STND=1(0), MASK=0 (1100)
    XBYTE[regD_RTC] = 0x00; // 30adj=0, irq=0, busy=0, hold=0 (0000)
    XBYTE[regF_RTC] = 0x04; // test=0, 24h=1, stop=0, reset=0 (0100)

    strcpy(RTC_DATA, "wwdd/mm/yy hh:mm:ss w");
    // 012345678901234567890

    // secF1 = 60; // implicit fF1 setat din minut in minut
    // secF2 = 180; // implicit fF2 setat din 3 minute in 3 minute
}

\*****
Stergerea datelor din RTC
\*****/
void RTC_clr(void)
{
    char adr;

    IT1 = 1; // INT1 on falling edge
    EX1 = 1; // Enable external interrupt 1 (RTC)

    XBYTE[regF_RTC] = 0x07; // test=0,24h=1,stop=1,reset=1 (0111)
}

```

```

    for(adr=0; adr<0x0d; adr++)
        XBYTE[RTC_ADR + adr] = 0x00;

//  XBYTE[regE_RTC] = 0x00; // INT=1/64s(00), STND=1(0), MASK=0 (0000)
//  XBYTE[regE_RTC] = 0x04; // INT=1sec(01), STND=1(0), MASK=0 (0100)
//  XBYTE[regE_RTC] = 0x08; // INT=1min(10), STND=1(0), MASK=0 (1000)
//  XBYTE[regE_RTC] = 0x0c; // INT=1hour(11), STND=1(0), MASK=0 (1100)
    XBYTE[regD_RTC] = 0x00; // 30adj=0, irq=0, busy=0, hold=0 (0000)
    XBYTE[regF_RTC] = 0x04; // test=0, 24h=1, stop=0, reset=0 (0100)
}

\*****
Setarea orei
\*****/
void setRTC hour(byte hh)
{
    data byte x = hh/10;

    while(RTC_busy());
    XBYTE[regHOUR10] = x;
    XBYTE[regHOUR1] = hh - x*10;
    XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea minutelor
\*****/
void setRTC min(byte mm)
{
    data byte x = mm/10;

    while(RTC_busy());
    XBYTE[regMIN10] = x;
    XBYTE[regMIN1] = mm - x*10;
    XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea secundelor
\*****/
void setRTC sec(byte ss)
{
    data byte x = ss/10;

    while(RTC_busy());
    XBYTE[regSEC10] = x;
    XBYTE[regSEC1] = ss - x*10;
    XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea zilelor
\*****/
void setRTC day(byte dd)
{
    data byte x = dd/10;

    while(RTC_busy());
    XBYTE[regDAY10] = x;
    XBYTE[regDAY1] = dd - x*10;
    XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea lunii
\*****/
void setRTC mon(byte val)
{
    data byte x = val/10;

    while(RTC_busy());
    XBYTE[regMON10] = x;
    XBYTE[regMON1] = val - x*10;
    XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea anului (nuami ultimele 2 cifre)
\*****/
void setRTC year(byte val)
{
    data byte x = val/10;

```

```

while(RTC_busy());
XBYTE[regYEAR10] = x;
XBYTE[regYEAR1] = val - x*10;
XBYTE[regD_RTC] = 0x00;
}

\*****
Setarea zilei din saptamana
*****/
void setRTCweek(byte val)
{
    while(RTC_busy());
    XBYTE[regWEEK] = val & 0x07;
    XBYTE[regD_RTC] = 0x00;
}

```

2.8. Periferice I²C

Există multe circuite periferice dedicate I²C care sunt fabricate de multe firme. Totuși, majoritatea acestora sunt produse de Philips, posesoarea mărcii I²C. O listă a acestora se poate găsi la www.semiconductors.philips.com. Câteva dintre cele mai utilizate sunt:

PCF8566: Driver universal pentru afișaj LCD;
 PCF8576: Driver universal pentru afișaj LCD;
 PCF8570: Memorie SRAM 256x8biți;
 PCF8571: Memorie SRAM 128x8biți;
 PCF8573: Ceas de timp real (RTC);
 PCF8583: Ceas de timp real (RTC) și calendar cu RAM static 256x8biți;
 PCF8574: Opt intrări/ieșiri paralele;
 PCF8584: Controler de magistrală I²C;
 PCF8591: Convertor 4 canale analog-digital, 1 canal digital-analog pe 8 biți.

O altă firmă producătoare de periferice I²C este SGS-Thomson (adresă la www.st.com), specializată în special în memorii:

ST24C08: memorie EEPROM 8Ko (4x256x8biți);
 X24645: memorie EEPROM cu protecție a blocurilor de memorie.

2.8.1 Ceas de timp real

Circuitul integrat Philips PCF8583 este un ceas de timp real și o memorie I²C. În figura 3.10 este prezentată modul de legare a circuitului PCF8583 la magistrala I²C.




Figura 2.10. Utilizarea circuitului I²C PCF8583

Descrierea circuitului

- tensiunea de alimentare a circuitului: $2,5V \div 6V$;
- tensiunea de alimentare a ceasului de timp real ($0 \div 70^{\circ}C$): $1.0V \div 6V$;
- tensiunea necesară pentru menținerea datelor: $1.0V \div 6V$;
- curentul consumat în așteptare ($f_{SCL}=0Hz$): maxim $50\mu A$;
- data cu calendar pe 4 ani;
- ora în format 12 sau 24;
- baza de timp 32,768Hz sau 50Hz;
- programarea pe interfață I²C;
- adresa I²C este 1 0 1 0 0 0 A0 R/W;
- incrementarea automată a contorului de adrese;
- programarea alarmei, registrelor de dată/oră;
- generarea de întreruperi;
- RAM CMOS static de 256octeți;
- oscilator incorporat cu frecvența de 32.768kHz;
- autoinițializare la punerea sub tensiune (*Power on Reset*).

Octeții de la 00h la 07h sunt folosiți de RTC pentru memorarea stării, datei și a orei. Octeții cu adresa între 08h și 0Fh pot fi folosiți pentru setarea alarmei sau ca zonă de memorie. Octeții de la 10h la FFh pot fi folosiți ca memorie RAM.

PCF8583 poate funcționa ca ceas (cu tact de 32.768kHz sau de 50Hz) sau ca contor de evenimente, mod în care numărătoarele se vor incrementa pentru fiecare tact al oscilatorului (generatorului de evenimente).

O alarmă poate fi setată la o anumită dată, săptămânală sau zilnică ori la apariția unui număr de evenimente.

În modul ceas, registrul de la adresa 07h poate fi setat pentru numărarea sutimilor de secundă, secundelor, minutelor sau zilelor. Dacă alarma nu este programată, atunci vor fi contorizate zilele.

Dacă s-a produs un eveniment care a dus la declanșarea alarmei, indicatorul de alarmă din registrul de stare este setat, rămânând setat până când se execută o operație de citire.

Structura registrelor și memoriei interne este prezentată în tabelul 3.15.

Tabelul 2.17						
MOD CEAS CONTROL/STARE				MOD CONTOR CONTROL/STARE		Adresă
Miimi de secundă				D1	D0	01h
1/10s		1/100s				
Secunde				D3	D2	02h
10s		1s				
Minute				D5	D4	03h
10min		1min				
Format, AM/PM, ore				liber		04h
F	A	10h	1h			
An / Zile				liber		05h
ani	10z	1z				
Ziua / Luni				liber		06h
ziua	10l	1l				
Timer				Timer		07h
10z		1z		T1	T0	

CONTROL ALARMĂ				CONTROL ALARMĂ		08h
Alarma zecimi de secundă				Alarmă		09h
1/10s		1/100s		D1	D0	
Alarmă secunde				Alarmă		0Ah
10s		1s		D3	D2	
Alarmă Minute				Alarmă		0Bh
10m		1m		D5	D4	
Alarmă ore*				liber		0Ch
F	A	10h	1h			
Alarma an / ziua*				liber		0Dh
xx	10z	1z				
Alarma ziua / luna				liber		0Eh
ziua	10l	1l				
Alarmă timer				Alarmă timer		0Fh
10z		1z		T1	T0	
liber				liber		10h : FFh

În continuare, în tabelul 3.16, sunt caracterizate registrele de programare ale circuitului. Toate registrele interne sunt șterse la inițializare.

Tabelul 2.18	
Bit	Descriere
Registrul de stare și comandă (adresă 00h)	
0	Indicator de registru contor (dacă bitul de validare a alarmei este 0 atunci acest indicator își va schimba starea din secundă în secundă cu un factor de umplere de 50%).
1	Indicator de alarmă (dacă bitul de validare a alarmei este 0 atunci acest indicator își va schimba starea din minut în minut cu un factor de umplere de 50%).
2	Bit validare alarmă: 0 → alarmă inhibată. Indicatorii de mai sus vor bascula, spațiul de memorie de la adresa 08h la 0Fh din RAM este spațiu liber și poate fi folosit de utilizator; 1 → alarmă validată (registrul de la adresa 08h este registrul de control al alarmei).
3	Indicator citire mascată: 0 → citirea de la adresele 05h și 06h se va face nemascată; 1 → citirea directă a contorilor de luni și zile.
4,5	Mod de funcționare: 00 → mod ceas 32.768KHz; 01 → mod ceas 50Hz; 10 → mod contor de evenimente; 11 → mod test;
6	Indicator PAUZĂ: 0 → contorizare; 1 → memorarea și menținerea ultimelor valori ale contorilor.
7	Indicator STOP: 0 → contorizare; 1 → oprirea și resetarea contorilor;
Registrul contor ore (adresă 04h)	
0,1 2,3	Orele (unitățile) în format BCD
4,5	Zecile de ore în format binar
6	Indicator AM/PM: 0 = AM, 1 = PM
7	Format oră: 0 = format 24h, indicatorul AM/PM nu se modifică; 1 = format 12h, indicatorul AM/PM se va modifica.
Registrul contor ani/zile (adresă 05h)	

0,1, 2,3	Zilele (unitățile) în format BCD
4,5	Zecile de zile (în format binar de la 0 la 3)
6,7	Anii (de la 0 la 3, 0 = an bisect). Dacă bitul citire mascată este setat atunci la citire acești biți vor fi 0.
Registrul contor zi din săptămână/lună (adresă 06h)	
Bit	Descriere
0,1, 2,3	Luna (unitățile) în format BCD
4	Zecile de luni în format binar de la 0 la 1
5,6 7	Ziua din săptămână, în format binar de la 0 la 6. Dacă bitul citire mascată este setat atunci la citire acești biți vor fi 0.
Registrul control alarmă (adresă 07h)	
Bit	Descriere
0,1 2	Funcții contor (timer): 000 = fără contor; 001 = sutimi de secundă; 010 = secunde; 011 = minute; 100 = ore; 101 = zile; 110 = nefolosit; 111 = mod test, toți contorii vor număra în paralel.
3	Validare întreruperi timer: 0 = invalidate, 1 = validate
4,5	Funcții alarmă: 00 = nu se va declanșa alarma 01 = alarma zilnică (la ora specificată) 10 = alarmă săptămânală (la ziua din săptămână și ora setate) 11 = alarma la data și ora setată
6	Validarea alarmei de la contor (timer): 0 = invalidată, 1 = validată
7	Validarea întreruperilor de la alarmă: 0 = invalidate, 1 = validate. Întreruperile vor fi generate numai dacă este setat bitul de validare a întreruperilor din registrul de stare și control.

Toate registrele de alarmă au aceeași structură ca registrele de date și se găsesc începând cu adresa 08h.

O alarmă este generată atunci când conținutul registrelor de alarmă au aceeași valoare cu registrele de date corespunzătoare (comparare la nivel de bit). Biții care reprezintă anul și ziua din săptămână nu vor fi comparați la alarma pentru o anumită dată. În cazul alarmei zilnice, nu vor fi luați în considerație și biții care reprezintă luna. În cazul alegeri alarmei săptămânale, conținutul registrului de alarmare a lunii are funcțiunile din tabelul 3.17.

Tabelul 2.19	
Bit	Descriere
0	1 = setare alarmă pentru ziua '0';
1	1 = setare alarmă pentru ziua '1';
2	1 = setare alarmă pentru ziua '2';
3	1 = setare alarmă pentru ziua '3';
4	1 = setare alarmă pentru ziua '4';
5	1 = setare alarmă pentru ziua '5';
6	1 = setare alarmă pentru ziua '6';
7	rezervat.

Ieșire de întrerupere INT

Ieșirea `INT` (de tip FET-n, cu drenă în gol) este programată prin registrul de control a alarmei. Ieșirea este activă (nivel 0 `LOGIC`) atunci când indicatorul de alarmă sau indicatorul de contor sunt setați. În modul ceas fără alarmă, ieșirea este controlată de indicatorul de contor.

Oscilatorul

Un cristal de 32.768kHz trebuie conectat între `OSCI` (pinul 1) și `OSCO` (pinul 2). Pentru controlul frecvenței se poate lega un condensator variabil (<100p) între `OSCI` și `VCC`. În modul ceas cu tact extern și în modul contor de evenimente, oscilatorul intern este inhibat și `OSCI` este trecută în starea de înaltă impedanță, ceea ce permite folosirea unui semnal de 50Hz extern pentru funcția de ceas sau a unui semnal cu frecvență ridicată pentru numărarea evenimentelor.

Inițializarea

La punerea sub tensiune, interfața `I2C`, registrele de stare/comandă și toți contorii sunt șterși. Circuitul începe să numere considerând frecvența de 32.768kHz, ora în format 24h, 1 ianuarie, anul 00, ora 00:00:00 00. Ieșirea `INT` va genera un semnal cu frecvența de 1Hz, plecând din starea sus. Acest semnal poate fi anulat prin setarea corespunzătoare a registrului de alarmă. Interfața `I2C` este inhibată și resetată dacă tensiunea de alimentare scade sub valoarea de funcționare a interfeței.

Este recomandată trecerea în mod inactiv a RTC-ului în timpul setării acestuia cu noile date. Înscrierea de valori eronate în registrele de date conduc la o proastă contorizare dar nu vor bloca funcționarea circuitului.

Protocolul de legătură I²C

Circuitul RTC PCF8583 se interfațează prin intermediul unui protocol I²C, protocol descris pe larg în paragraful 1.10, *Interfața serială sincronă I²C*. Pentru acest circuit, frecvența maximă de lucru pe interfața serială este de 100kHz. Sunt prezentate, în figura 3.11, procedurile de lucru cu dispozitivul I²C.




Figura 2.11. Operarea circuitului PCF8583

2.8.2 Convertoare A/D și D/A

Circuitul integrat PCF8591, fabricat în tehnologie CMOS, conține 4 intrări analogice, 1 ieșire analogică și o interfață I²C. Adresa I²C se poate stabili folosind trei pini ai circuitului (A0, A1 și A2), putând fi legate la aceeași magistrală I²C opt circuite integrate PCF8591. Adresa circuitului este dată de structura:

1	0	0	1	A2	A1	A0	R/ \bar{W}
---	---	---	---	----	----	----	--------------

Caracteristicile mai importante ale circuitului sunt:

- tensiune de alimentare între 2,5V și 6V;
- timp de eșantionare determinat de magistrala I²C;
- patru intrări analogice care pot fi programate în mod comun sau diferențial;
- autoincrementarea canalelor.

Descrierea pinilor circuitului este prezentată în tabelul 3.20 iar în tabelul 3.21 este prezentă structura octetului de comandă și control (al doilea octet trimis).

Tabelul 2.20		
Pin	Semnal	Descriere
1	AIN0	intrări analogice
2	AIN1	
3	AIN2	
4	AIN3	
5	A0	selectarea adresei I ² C
6	A1	
7	A2	
8	V _{SS}	tensiune de alimentare negativă
9	SDA	linia de date I ² C
10	SCL	linia de tact I ² C
11	OSC	intrare-ieșire oscilator
12	EXT	selecția oscilatorului intern sau extern
13	AGND	masa analogică
14	V _{REF}	intrare, tensiune de referință
15	AOUT	ieșire analogică
16	V _{DD}	tensiune de alimentare pozitivă

Tabelul 2.21	
Bit	Descriere
0,1	Numărul canalului A/D: 00 – canalul 0 01 – canalul 1 10 – canalul 2 11 – canalul 3
2	Indicator autoincrementare canal (1 = validat)
3	0
4,5	<p>Programarea intrărilor analogice:</p> <p>00: 4 intrări</p> <p>01: 3 intrări diferențiale</p> <p>10: Intrări diferențiale și normale combinate</p> <p>11: 2 intrări diferențiale</p>
6	Validare ieșire convertoare D/A (1 = validată)
7	0

MSB				LSB				registru date DAC
D7	D6	D5	D4	D3	D2	D1	D0	

Conversia D/A

Al treilea octet trimis către circuit este memorat în registrul convertorului digital/analog și este convertit într-o tensiune analogică folosind un divizor rezistiv conectat la V_{REF} .

Valoarea tensiunii de ieșire la pinul AOUT se poate calcula folosind formula:

$$V_{AOUT} = V_{AGND} + \frac{V_{REF} - V_{AGND}}{256} \sum_{i=0}^7 D_i \times 2^i$$

Conversia A/D

Ciclul de conversie analog/digital începe atunci când este adresat pentru citire (imediat după decodarea unei adrese de citire valide) și este pornit de frontul descrescător al semnalului SCL atunci când pe SDA se transmite validarea recepției (A) valorii conversiei anterioare.

Primul octet trimis într-un ciclu de citire reprezintă rezultatul conversie din ciclul anterior de citire sau valoarea 80h imediat după punerea sub tensiune.

Oscilatorul

Dacă pinul EXT este conectat la V_{SS} atunci circuitul integrat va folosi oscilatorul intern pentru generarea tactului necesar conversiei A/D. La pinul OSC este disponibil un semnal de frecvența oscilatorului (între 0,75MHz și 1,25MHz).

Dacă pinul EXT este conecta la V_{DD} , pinul OSC este transformat în pin de intrare la care se poate aplica un tact extern care va fi folosit pentru conversia A/D.

2.8.3 Memorii E²ROM

Memoriile E²ROM (*electrically erasable ROM*) au căpătat o largă dezvoltare datorită avantajelor oferite de conservarea datelor în lipsa alimentării, coroborat cu simplitatea modificării locațiilor de memorie.

Memoriile E²ROM dezvoltate în tehnologie I²C au capacități de până la 8kB (la data culegerii materialului). În continuare este prezentat circuitul ST24C08, o memorie de 1kB împărțită în 4 blocuri de 256 octeți.

Principalele caracteristici ale memoriei sunt:

- minim 1.000.000 de cicluri de scriere
- minim 10 ani timp de menținere a datelor înscrise
- tensiune de alimentare între 3V și 5,5V
- protecția la scriere a blocurilor
- proces de scriere octet cu octet sau octeți multipli (până la 8 octeți)
- proces de scriere a unei întregi pagini (până la 16 octeți)

- ciclu de scriere autonom
- incrementarea automată a adresei
- protecție la descărcări electrostatice de până la 4kV (modelul corpului uman).

Funcționalitatea pinilor capsulei este descrisă în tabelul 3.22, adresa I²C a memoriei în tabelul 3.23. și structura octetului de comandă în tabelul 3.24.

Tabelul 2.22		
Pin	Semnal	Descriere
1	PRE	Protecție la scriere
2	NC	
3	E	Selecție circuit
4	V _{SS}	Masă
5	SDA	Intrare/ieșire date I ² C
6	SCL	Tact I ² C
7	MODE	Mode scriere (0 = mod multiocet, 1 = mod paginat)
8	V _{CC}	Tensiune de alimentare (-0,3V÷6,5V)

Tabelul 2.23							
Adresa slave				Selecție circuit	Selecție bloc		R/W
b7	b6	b5	b4	b3	b2	b1	b0
1	0	1	0	E	A9	A8	R/W

Tabelul 2.24				
Operația	R/W	Mode	Octeți	Condiție
Citire de la adresa curentă	1	X	1	Start, selecție circuit, R/W = 1
Citire de la o adresă aleatoare	0	X	0	Start, selecție circuit, adresa, R/W = 0
	1	X	1	Restart, adresa, R/W = 1
Citire secvențială	1	X	1÷1024	La fel ca la citirea de la adresa curentă sau aleatoare
Scriere octet	1	X	1	Start, selecție circuit, R/W = 0
Scriere secvențială	0	1	8	Start, selecție circuit, R/W = 0
Scriere paginată	0	0	16	Start, selecție circuit, R/W = 0

Protecția la scriere

Blocul superior de 256 de octeți poate fi protejat la scriere. Protecția poate începe de la oricare început de pagină de 16 octeți. Adresa paginii de început a zonei protejate este stabilită de semioctetul superior (b4÷b7) din ultimului octet din memorie (blocul 3 adresa 3FFh), conform tabelului 3.25.

Tabelul 2.25							
Adresa 1FFh, bloc 1							
b7	b6	b5	b4	b3	b2	b1	b0
Adresa de început a zonei protejate					0 = Protecție validată	x	x

Atenție! În modul de scriere multiocet se poate scrie peste începutul zonei de protecție dacă adresa primului octet este chiar înainte de începutul zonei protejate.

Adresarea memoriei

Pentru începerea transferului, circuitul master trebuie să transmită un START, adresa I²C a circuitului, selecția blocului de memorie și bitul de direcție (R/\overline{W}).

Operația de scriere

Modul de scriere multiocet este validat dacă pinul MODE este legat la V_{DD}, iar dacă este legat la V_{SS} atunci este selectat modul de scriere paginat. Pinul MODE poate fi modificat dinamic. Modul de scriere octet cu octet este independent de valoarea MODE. Dacă pinul MODE este nelegat atunci singurul mod de scriere este cel octet cu octet și de aceea este recomandată legarea la V_{DD} sau la V_{SS} a acestui pin.

După semnalul START, dispozitivul master transmite adresa circuitului slave terminată cu zero ($R/\overline{W} = 0$) și astfel dispozitivul slave, după validarea recepției, așteaptă al doilea octet care este interpretat ca adresa locației de memorie din blocul selectat anterior (în primul octet). Circuitul slave va valida recepția.

Scrierea unui octet

În acest mod, după transmiterea adresei prezentă mai sus, dispozitivul master va transmite un octet care va reprezenta data care va fi înscrisă la adresa selectată. Dispozitivul slave va valida recepția și master-ul va transmite STOP. Ciclul de scriere este pornit după primirea semnalului STOP, și are durata de 10 ms, timp în care memoria nu va răspunde la nici o cerere externă. Procedura de lucru este descrisă în figura 3.12.a).

Scrierea mai multor octeți

Dacă semnalul MODE este 1 atunci se pot scrie mai mulți octeți în aceeași operație de scriere plecând de la o adresă oarecare. Dispozitivul master poate să transmită până la 8 octeți care vor fi înscriși la adrese succesive plecând de la adresa stabilită inițial. Fiecare octet transmis este validat de circuitul slave iar la sfârșit dispozitivul master trebuie să transmită STOP. Ciclul de scriere este pornit după primirea semnalului STOP. Între două comenzi de scriere (a blocurilor de maxim 8 octeți) trebuie așteptat 20 ms pentru ca memoria să definitiveze ciclul de scriere. Procedura de lucru este descrisă în figura 3.12.b).

Scrierea paginată

Acest mod este selectat dacă semnalul MODE este 0. În acest mod se pot scrie în aceeași ciclu până la 16 octeți, cu condiția ca aceștia să se afle în aceeași pagină (biții din adresă A₉÷A₄ identici). Ca și mai sus, dispozitivul master va transmite adresa de început și apoi octeții de date. Adresa va fi incrementată automat atunci când circuitul slave validează recepția octetului. La sfârșit dispozitivul master trebuie să transmită STOP. Ciclul de scriere este

pornit după primirea semnalului `STOP`, și are durata de 10 ms, timp în care memoria nu va răspunde la nici o cerere externă. Procedura de lucru este descrisă în figura 3.12.b).

Citirea din memorie

Operația de citire este independentă de valoarea semnalului `MODE`.

Citirea de la adresa curentă a unuia sau mai mulți octeți

Circuitul ST24C08 are un contor de adrese intern care este autoincrementat după fiecare operație de scriere sau citire. Contorul se incrementează până la valoarea 1023 (3FFh) după care sare la valoarea 000h. Citirea de la adresa curentă se face prin transmiterea condiției de `START`, adresei dispozitivului slave și a blocului și a bitului de direcție ($R/\overline{W} = 1$).

Dispozitivul slave va valida recepția și va transmite valoarea octetului care se afla la adresa curentă după care o incrementează. Dacă dispozitivul master validează recepția, dispozitivul slave va transmite următorul octet, proces ca se va repeta până când dispozitivul master nu va mai valida recepția. În acest moment dispozitivul slave va transmite condiția de `STOP`. Procedura de lucru este descrisă în figura 3.12.c).

Pentru început se stabilește adresa ca la procesul de scriere (primii 2 octeți după `START`) după care se transmite un `RESTART` urmat de adresa circuitului slave, a blocului și a bitului de direcție ($R/\overline{W} = 1$). Astfel, în prima etapă se setează registrul de adrese la valoarea dorită, iar în a doua etapă se citesc datele folosind algoritmul prezentat la citirea de la adresa curentă a unuia sau mai mulți octeți. Procedura de lucru este descrisă în figura 3.12.d) și 3.12.e).




Figura 2.12. Citirea/scrierea datelor în memoria ST24C08

Citirea de la o adresă oarecare a unuia sau mai mulți octeți

2.8.4 Extensii ieșiri paralele

Extensiile paralele reprezintă o alternativă economică de mărire a numărului de intrări/ieșiri digitale a unui sistem cu microcontroler I²C.

Unul din circuitele care realizează această funcțiune este PCF8574, un dispozitiv cu 16 pini care pot fi programați individual ca intrare sau ieșire (ieșire quasi bidirecționale în sens Intel – pinii de intrare trebuiesc setați prin trecere în starea sus). Ieșirile pot comanda direct LED-uri (pinii acceptă 20mA intrare, 25mA ieșire)

Acest circuit generează un semnal de întrerupere (\overline{INT}) când semnalul de intrare la oricare pin s-a modificat față de ultima citire, ceea ce permite informarea microprocesorului de apariția unui eveniment fără a fi necesară o comunicație pe magistrala I²C.

Semnificația pinilor circuitului este prezentată în tabelul 3.24.

Tabelul 2.26		
Pin	Semnal	Descriere
1	A0	Adresa I ² C
2	A1	
3	A2	
4	P0	Pini quasi bidirecționali
5	P1	
6	P2	
7	P3	
8	VSS	Masa
9	P4	Pini quasi bidirecționali
10	P5	
11	P6	
12	P7	
13	\overline{INT}	Ieșire cu drenă în gol – semnal de întrerupere
14	SCL	Tact I ² C
15	SDA	Intrare/ieșire date I ² C
16	VDD	Tensiune de alimentare pozitivă (2,5V – 6V)

Adresa perifericului I²C, în variantele PCF8574, respectiv PCF8574A este următoarea:

PCF8574

MSB				LSB			
0	1	0	0	A2	A1	A0	R/ \overline{W}

PCF8574A

0	1	1	1	A2	A1	A0	R/ \overline{W}
---	---	---	---	----	----	----	-------------------

Fiecare pin poate fi programat independent ca intrare sau ieșire. Programarea ca intrare se face prin trecerea în starea 1 LOGIC a pinului respectiv. Semnalul de întrerupere este generat atunci când cel puțin unul din pini își modifică starea față de ultimul acces. Pinul \overline{INT} rămâne zero până la următorul acces la circuit sau până când starea semnalelor de la pinii P0÷P7 coincide cu starea memorată.

După inițializare, toate ieșirile sunt în starea 1 LOGIC putând fi folosite ca intrări.

2.8.5 Emularea unei interfețe I²C

Anumite aplicații necesită interfațarea la o magistrală I²C și a unor circuite care nu au această facilitare. Există posibilitatea simulării interfeței I²C pe un port paralel de PC, pe o interfață serială asincronă etc.

În cele ce urmează este prezentat, în asamblor, programul sursă pentru simularea interfeței I²C pe un microcontroler din familia 8xC51.

```

/*****\
**  Descriere:      Rutina simulare interfața IIC                      **
**                                                         **
**  Versiune:      1.0                                              **
**  Inceut la:     Iunie 94                                         **
**  Autor:         Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
**  Compilator C:  C51 V2.27, Franklin Software, Inc.              **
**                                                         **
**  Acest modul contine urmatoarele functii:                       **
**                                                         **
**  Ultima modificare la data: 23 nov 1998                         **
**  Istoric:                                               **
**                                                         **
**  Observatii:                                           **
**                                                         **
\*****/

$REGISTERBANK (0,1)
NAME      IIC
$NOLIST
; Etichete PUBLIC:
; *****/

    public  ?IIC_Test_Device
    public  ?IIC_Test_Device?BYTE
    public  ?IIC_Write
    public  ?IIC_Write?BYTE
    public  ?IIC_Write_Sub
    public  ?IIC_Write_Sub?BYTE
    public  ?IIC_Write_Sub_SWInc
    public  ?IIC_Write_Sub_SWInc?BYTE
    public  ?IIC_Write_Memory
    public  ?IIC_Write_Memory?BYTE
    public  ?IIC_Write_Sub_Write
    public  ?IIC_Write_Sub_Write?BYTE
    public  ?IIC_Write_Sub_Read
    public  ?IIC_Write_Sub_Read?BYTE
    public  ?IIC_Read
    public  ?IIC_Read?BYTE
    public  ?IIC_Read_Sub
    public  ?IIC_Read_Sub?BYTE
    public  ?IIC_Read_Status
    public  ?IIC_Read_Status?BYTE
    public  ?Init_IIC
    public  ?Init_IIC?BYTE

;
;
;      *****/
;      * Constante IIC *
;      *****/
IICRetries      equ 5          ;Numar incercari
IICTimeOut       equ 100       ;100 ms Time Out IIC
NVM_Write_Delay  equ 40        ;40 ms acces EEPROM
;
;      *****/
;      * Constante control IICInOut *
;      * Semioctetul LOW: stare; semioctetul HIGH: control *
;      *****/
;
SLREAD           equ 7          ;Citeste Slave = 1
mSlread          equ 1 SHL SLREAD
SLNOMEM          equ 6          ;Memorie Slave inexistentă = 1
mSlnomem         equ 1 SHL SLNOMEM
SLNOSUB          equ 5          ;Slave subadresa inexistentă = 1
mSlnosub         equ 1 SHL SLNOSUB
SLNOINCR         equ 4          ;Autoincrementare subadresa = 1
mSlnoincr        equ 1 SHL SLNOINCR
;
_Test_Device     equ mSlnomem+mSlnosub      ;Test dispozitiv
_Write           equ mSlnomem+mSlnosub      ;Scrie fara subadresa
_Write_Sub       equ mSlnomem              ;Scrie cu subadresa si autoinc.
_Write_Memory    equ mSlnoincr             ;Scrie memorie (octet cu octet+intarziere)
_Write_Sub_SWInc equ mSlnomem+mSlnoincr     ;Scrie cu subadresa fara autoinc.
_Read_Sub        equ mSlnomem+mSlread      ;Citeste cu subadresa

```



```

;Read equ mSlnomem+mSlnosub+mSlnread ;Citeste fara subadresa
;
ERROR equ 0 ;Eroare generala
mError equ 1 SHL ERROR ;
MSTNOTREADY equ 1 ;Master \Ready
mMstNotReady equ 1 SHL MSTNOTREADY ;
BYTE1EXPECTED equ 2 ;Asteapta primul bit
mByte1Expected equ 1 SHL BYTE1EXPECTED ;
INBLOCK2 equ 3 ;E/R Bit 2
mInBlock2 equ 1 SHL INBLOCK2 ;
; *****
; * Data / Definitii registre *
; *****
;
IICBit Segment Bit
Rseg IICBit
;
;
IIC_Error: public IIC_Error
dbit 1 ;Bit Eroare IIC
;
IICBitAdr Segment Data BitAddressable
Rseg IICBitAdr
;
IICCtrl: ds 1 ;Registru control bit-adresabil IIC
;
IICPar Segment Data
Rseg IICPar
;
SlaveAddress: ds 1 ;Adresa Slave + R/W
DataCount1: ds 1 ;Contor bloc 1
DataIndex1: ds 1 ;Adresa buffer transfer block 1
SubAddress: ds 1 ;Subadresa (daca exista)
DataCount2: ds 1 ;Block 2 Count
DataIndex2: ds 1 ;Block 2 Transfer Buffer Address
;
; *****
; * Simboluri utilizate in proceduri *
; *
; * Slv - Adresa slave *
; * SlvW - Adresa slave + Write *
; * SlvR - Adresa slave + Read *
; * Sub - Subadresa *
; * D1[0..L-1] - Sir date (DataIndex1) *
; * L - Lungime D1 (DataCount1) *
; * D2[0..M-1] - Sir date (DataIndex2) *
; * M - Lungime D2 (DataCount2) *
; * S - Start *
; * P - Stop *
; * A - Ack *
; * N - Nack *
; *
; *****
IICCode Segment Code InBlock
Rseg IICCode
;
; *****
; * IIC_Test_Device: *
; * PROCEDURE ( SlaveAddress ) BYTE/BIT/None ; *
; * * *
; * Format IIC:S SlvW A P *
; * * *
; *****
?IIC_Test_Device:
mov DataCount1,#0 ;\Data
mov a,#_Test_Device
sjmp IICInOutBlock1
;
; *****
; * IIC_Write_Memory: *
; * PROCEDURE ( SlaveAddress, Count, SourcePtr, SubAddr ) BYTE / BIT / None *
; * * *
; * L = Contor *
; * D1 = Pointer sursa *
; * Sub = Subadresa *
; * * *
; * Format IIC:S SlvW A Sub A D1[0] A P { DelayNVMemory } *
; * S SlvW A Sub+1 A D1[1] A P { DelayNVMemory } *
; * ..... *
; * S SlvW A Sub+L-1 A D1[L-1] A P { DelayNVMemory } *
; * * *
; *****
?IIC_Write_Memory:
mov a,#_Write_Memory

```

```

                sjmp      IICInOutBlock1
;
; *****
; * IIC_Read_Sub:
; *   PROCEDURE ( SlaveAddress, Count, DestPtr, SubAddr ) BYTE / BIT / None ;
; *
; *   M   = Contor
; *   D2  = Pointer destinatie
; *   Sub = Subadresa
; *
; * Format IIC:S SlvW A Sub A S SlvR A D2[0] A D2[1] A ..... A D2[L-1] N P
; *
; *****
?IIC_Read_Sub:      mov     a,#_Read_Sub
                    sjmp     IICInOutBlock2
;
; *****
; * IIC_Write_Sub:
; *   PROCEDURE ( SlaveAddress, Count, SourcePtr, SubAddr ) BYTE / BIT / None
; *
; *   L   = Contor
; *   D1  = Pointer sursa
; *   Sub = Subadresa
; *
; * Format IIC:S SlvW A Sub A D1[0] A D1[1] A ..... A D1[L-1] A P
; *
; *****
?IIC_Write_Sub:
                    mov     a,#_Write_Sub
                    sjmp     IICInOutBlock1
;
; *****
; * IIC_Write_Sub_SWInc:
; *   PROCEDURE ( SlaveAddress, Count, SourcePtr, SubAddr ) BYTE / BIT / None
; *
; *   L = Contor
; *   D1= Pointer sursa
; *   Sub = Subadresa
; *
; * Format IIC:S SlvW A Sub      A D1[0]   A P
; *           S SlvW A Sub+1    A D1[1]   A P
; *           .....
; *           S SlvW A Sub+L-1 A D1[L-1] A P
; *
; *****
?IIC_Write_Sub_SWInc:
                    mov     a,#_Write_Sub_SWInc
                    sjmp     IICInOutBlock1
;
; *****
; * IIC_Write:
; *   PROCEDURE ( SlaveAddress, Count, SourcePtr ) BYTE / BIT / None ;
; *
; *   L = Contor
; *   D1= Pointer sursa
; *
; * Format IIC: S SlvW A D1[0] A D1[1] A ..... A D1[L-1] A P
; *
; *****
?IIC_Write:         mov     a,#_Write
                    sjmp     IICInOutBlock1
;
; *****
; * IIC_Read_Status:
; *   PROCEDURE ( SlaveAddress, DestPtr ) BYTE / BIT / None ;
; *
; *   M = 1
; *   D2= Pointer destinatie
; *
; * Format IIC:S SlvR A D2[0] N P
; *
; *****
?IIC_Read_Status:
                    mov     DataIndex1,DataCount1
                    mov     DataCount1,#1
                    ; Urmeaza IIC_Read
;
; *****
; * IIC_Read:
; *   PROCEDURE ( SlaveAddress, Count, DestPtr ) BYTE / BIT / None ;
; *
; *   M = Contor
; *   D2= Pointer destinatie
; *

```

```

; *
; * Format IIC: S SlvR A D2[0] A D2[1] A ..... A D2[M-1] N P
; *
; *****
?IIC_Read:
    orl        SlaveAddress,#1 ;Set bit citire in adresa slave
    mov        a,#_Read
    sjmp       IICInOutBlock2
;
; *****
; * IIC_Write_Sub_Write:
; *   PROCEDURE ( SlaveAddress, Count1, SourcePtr1, SubAddr,
; *               Count2, SourcePtr2 ) BYTE / BIT / None ;
; *
; *   L   = Contor1
; *   D1  = Pointer sursa 1
; *   M   = Contor 2
; *   D2  = Pointer sursa 2
; *   Sub = Subadresa
; *
; * Format IIC:S SlvW A Sub A D1[0] A D1[1] A ..... A D1[L-1] A
; *               D2[0] A D2[1] A ..... A D2[M-1] A P
; *
; *****
?IIC_Write_Sub_Write:
    mov        a,#_Write_Sub
    sjmp       _IICInOut
;
; *****
; * IIC_Write_Sub_Read:
; *   PROCEDURE ( SlaveAddress, Count1, SourcePtr1, SubAddr,
; *               Count2, DestPtr2 ) BYTE / BIT / None ;
; *
; *   L   = Contor1
; *   D1  = Pointer sursa 1
; *   M   = Contor 2
; *   D2  = Pointer destinatie 2
; *   Sub = Subadresa
; *
; * Format IIC:S SlvW A Sub A D1[0] A D1[1] A ..... A D1[L-1] A S SlvR A
; *               D2[0] A D2[1] A ..... A D2[M-1] N P
; *
; *****
?IIC_Write_Sub_Read:
    mov        a,#_Read_Sub
    sjmp       _IICInOut
;
IICInOutBlock2: mov    DataCount2,DataCount1
                mov    DataIndex2,DataIndex1
                mov    DataCount1,#0
                sjmp   _IICInOut
;
IICInOutBlock1: mov    DataCount2,#0
                ; Fall Into _IICInOut
;
; *****
; * _IICInOut
; *
; *   Intrari: definitie octet control din acumulator
; *
; *   - Bit 7 = 1   Citeste slave
; *             = 0   Scrie slave
; *   - Bit 6 = 1   Slave nu este EEPROM
; *             = 0   Slave este EEPROM
; *   - Bit 5 = 1   Emisie fara subadresa
; *             = 0   Emisie cu subadresa
; *   - Bit 4 = 1   Slave fara autoinc. subadresa
; *             = 0   Slave cu autoinc. subadresa
; *   - Bit 3..Bit 0  0
; *
; *   Iesire:
; *   Stare daca transmisia a fost reusita:
; *           A = 0, Carry = 0, IIC_Error = 0
; *           daca au fost erori la transmisie
; *           A <> 0, Carry = 1, IIC_Error = 1
; *
; *****
_IICInOut:    anl        IICCntl,#7                ;Stergere biti control
                orl        IICCntl,a                ;Setare biti control
;
                jb         IICCntl.SLNOSUB,IICInOutKernel ;Jump daca \subadresa
                jnb        IICCntl.SLNOINCR,IICInOutKernel ;Jump daca autoinc. subadr.
;
; *****

```

[illegible]

```

;      * Modulul este folosit pt setare viteza IIC de timer T1      *
;      *****
;      orl      tmod,#00100000b      ;Set T1 AutoReload (Mode 2)
;      mov      th1,#IICTimerReload      ;Setare registre T1
;      mov      t1l,#IICTimerReload      ;
;      setb     tr1      ;Start timer
;
;      ljmp     Init_Slave
;      *****
;      * Vector intrerupere absolut SIO1      *
;      *****
;      Cseg     At 002Bh      ;Vector intrerupere SIO1
;      push     psw
;      mov      psw,#08h      ;selectare RegisterBank 1
;      ljmp     IIC_Int
;
IICIntCode      Segment Code Unit
;      Rseg     IICIntCode
;
;      *****
;      * IIC_int      *
;      * Intrerupere SIO1      *
;      *****
IIC_Int:      push     acc      ;Salvare acumulator
;      push     slsta      ;Salvare S1STA
;      mov      a,#High SIOStates ;Transfera controlul la stari
;      push     acc
;      ret
IICIntStates      Segment Code Page
;      Rseg     IICIntStates
;      *****
;      *      Intrerupere IIC      *
;      *      *
;      *      Trebuie sa inceapa la pagina noua      *
;      *      Fiecare rutina de start trebuie sa fie de 8 octeti      *
;      *      Pt mai mult de 8 octeti se poate face salt      *
;      *      *
;      *      Mod transmisie master:      *
;      *      S SlvW      A Sub      A +      *
;      *      + D1[0]      A D1[1]      A .....      A D1[L-1]      A +      *
;      *      + D2[0]      A D2[1]      A .....      A D2[M-1]      A P      *
;      *      (Nota: Subadresa este optionala, L si M pot fi 0)      *
;      *      *
;      *      Mod E/R master:      *
;      *      S SlvR      A D2[0]      A .....      A D2[M-1]      N P      *
;      *      (Nota: M > 0)      *
;      *      *
;      *      S SlvW      A Sub      A +      *
;      *      + D1[0]      A .....      A D1[L-1]      A S SlvR      A +      *
;      *      + D2[0]      A .....      A D2[M-1]      N P      *
;      *      *
;      *****
;
SIOSStates:
;      *****
;      * Stare 00:      *
;      *      eroare bus mod master sau slave datorita unui      *
;      *      START sau STOP eronat      *
;      *      *
;      *      Actiuni      *
;      *      IICCntrl := Eroare      *
;      *      Eliberare magistrala      *
;      *      Mod slave neadresat      *
;      *      *****
;      *      acall     SetError      ;Actualizare stare
;      *      mov      slcon,#NSTA_STO_AA      ;Eliberare bus, Mod slave neadresat
;      *      ajmp     SIO1Exit      ;Exit
;      *      ds        1      ;2 + 3 + 2 + 1
;      *
;      *      *****
;      *      * Stare 08:      (mod master transmisie)      *
;      *      *      A fost transmis START      *
;      *      *      Actiuni      *
;      *      *      Initializare DataCount (r2) si DataPointer (r1)      *
;      *      *      pt. DataBlock1      *
;      *      *      Emisie SLA + R/W, ACK va fi receptionat      *
;      *      *      *****
;      *      mov      r2,DataCount1      ;Initializare DataCount (r2)
;      *      mov      r1,DataIndex1      ;Initializare DataPointer (r1)
;      *      clr      a      ;Implicit: scriere
;      *      ajmp     SendSlvAdr      ;Comun cu starea 10
;      *      ds        1      ;2 + 2 + 1 + 2 + 1
;      *
;      *      *****

```

```

; * Stare 10: (mod master transmisie) *
; * A fost transmis START repetat *
; * Actiuni *
; * Emisie SLA + R, ACK va fi receptionat *
; *****
SendSlvAdr: mov a,#1 ;Set bit citire
; orl a,SlaveAddress ;Combinare cu adresa slave
; clr sta ;Sterge bit start
; ajmp SendAccExit ;Emisie date, sterge SI
;
; *****
; * Stare 18: (mod master transmisie) *
; * A fost transmis SLA+W, ACK a fost receptionat *
; * Actiuni *
; * If SUBADDRESS Then *
; * Emisie subadresa, ACK va fi receptionat *
; * Else *
; * Emisie date sau STOP *
; *****
; jb IICNtrl.SLNOSUB,JumpSendData ;Emisie date daca \subadresa
; mov a,SubAddress ;Incarca subadresa
; ajmp SendAccExit ;Emisie
; ds 1 ;3 + 2 + 2 + 1
;
; *****
; * Stare 20: (mod master transmisie) *
; * A fost transmis SLA+W, NACK a fost receptionat *
; * Actiuni *
; * IICNtrl := Eroare *
; * Emisie STOP *
; *****
State20: acall SetError ;Intoarce stare eroare
; ajmp SendStop ;Emisie STOP
; ds 4 ;2 + 2 + 4
;
; *****
; * Stare 28: (mod master transmisie) *
; * A fost transmis DATA din S1DAT, ACK a fost rec. *
; * Actiuni *
; * Emisie date *
; *****
JumpSendData: ajmp SendData ;Emisie date
;
MstRecHandleAck: cjne r2,#1,KeepAA ;Daca <> 1 atunci AA=1
; clr aa ;Altfel NACK
KeepAA: ret ;2 + 3 + 2 + 1
;
; *****
; * Stare 30: (mod master transmisie) *
; * A fost transmis DATA din S1DAT, a fost rec.NACK *
; * Actiuni *
; * IICNtrl := Eroare *
; * Emisie STOP *
; *****
; ajmp State20 ;La fel cu starea 20
;
SetError: mov r0,#IICNtrl ;Modifica numai starea
; mov a,#mError ;Setare indicator eroare
; xchd a,@r0 ;
; ret ;2 + 2 + 2 + 1 + 1
;
; *****
; * Stare 38: (mod master transmisie) *
; * Arbitrare pierduta in SLA, R/W sau DATA *
; * Stare 38: (mod master receptie) *
; * Arbitrare pierduta la returnare ACK *
; * Actiuni *
; * Set STA pt Start mod master cand busul e liber *
; * Set AA (AA era 0) *
; *****
; mov slcon,#STA_NSTO_AA ;Setare START si declarare ACK
; clr IICNtrl.INBLOCK2 ;Revenire la bloc 1
; ajmp ClrSiExit ;Stergere SI
; ds 1 ;3 + 2 + 2 + 1
;
; *****
; * Stare 40: (mod master receptie) *
; * A fost transmis SLA+R, a fost receptionat ACK *
; * Actiuni *
; * Setare DataCount si DataIndex pt bloc 2 *
; * If DataCount <> 1 Then *
; * ACK *
; * Else *

```

```

;          *          NACK          *
;          *****
;          acall    SetupBlock2          ;Setare bloc 2
;          acall    MstRecHandleAck      ;Manevrare Ack
;          ajmp     ClrSiExit            ;Exit
;          ds       2                    ;2 + 2 + 2 + 2
;
;          *****
;          * Stare 48:      (mod master receptie)          *
;          * A fost transmis SLA+R, a fost receptionat NACK *
;          * Actiuni          *
;          * IICNtrl := Eroare          *
;          * Emisie STOP          *
;          *****
;          ajmp     State20              ;Ca la starea 20
;
FetchData: dec     r2                    ;Decrementare contor date
;          mov      @r1,sldat           ;Slavare date rec.
;          inc      r1                  ;Actualizare pointer date
;          ret
;          ds       1                    ;2 + 1 + 2 + 1 + 1 + 1
;
;          *****
;          * Stare 50:      (mod master receptie)          *
;          * A fost rec DATA, a fost returnat ACK          *
;          * Actiuni          *
;          * Aduce data, decr. contor, incr. pointer          *
;          * If Count = 1 Then          *
;          *     NACK          *
;          * Else          *
;          *     ACK          *
;          *****
;          acall    FetchData            ;Data
;          acall    MstRecHandleAck      ;Ack
;          ajmp     ClrSiExit            ;Exit
;          ds       2                    ;2 + 2 + 2 + 2
;
;          *****
;          * Stare 58:      (mod master receptie)          *
;          * A fost rec DATA, a fost returnat NACK          *
;          * Actiuni          *
;          * Set AA          *
;          * Emisie STOP          *
;          *****
;          acall    FetchData            ;Data
;          setb     aa                    ;ACK
;          ajmp     SendStop             ;Emisie STOP
;          ds       2                    ;2 + 2 + 2 + 2
;
;          *****
;          * Stare 60:      (mod slave receptie)          *
;          * A fost rec SLA+W, a fost returnat ACK          *
;          * Actiuni          *
;          * IICNtrl (Asteapta octet 1 )          *
;          *****
State60: setb     IICNtrl.BYTE1EXPECTED ;Actualizare stare
;          ajmp     ClrSiExit            ;Exit
;
;          ds       4                    ;2 + 2 + 4
;
;          *****
;          * Stare 68      (mod slave receptie)          *
;          * Arbitrare pierduta in SLA, R/W ca master.          *
;          * Receptionata SLA+W propriu, A fost returnat ACK *
;          * Actiuni          *
;          * IICNtrl (Asteapta octet 1 )          *
;          * Set STA si AA          *
;          *****
State68: setb     IICNtrl.BYTE1EXPECTED ;Actualizare stare
;          clr      IICNtrl.INBLOCK2    ;Reset stare master
;          setb     aa                    ;ACK
;          ajmp     SendStart            ;Set bit start
;
;          *****
;          * Stare 70      (mod slave receptie)          *
;          * Receptionat apel CALL+W. A fost returnat ACK          *
;          * (daca apelul general este validat)          *
;          * Actiuni          *
;          * Ca la starea 60          *
;          *****
;          ajmp     State60              ;Ca la starea 60
;          ds       6
;

```

```

; *****
; * Stare 78      (mod slave receptie) *
; * Arbitrare pierduta ca SLA, R/W ca master. *
; * Receptionat apel CALL+W. A fost returnat ACK *
; * (daca apelul general este validat) *
; * Actiuni *
; * Ca la starea 68 *
; *****
ajmp State68 ;Ca la starea 68
ds 6

; *****
; * Stare 80      (mod slave receptie) *
; * Adresat anterior cu SLA propriu. Octeti rec. *
; * ACK returnat *
; * Actiuni *
; * Receptie slave *
; *****
State80: acall Receive_Slave ;Receptie slave
ajmp ClrSiExit ;Exit
ds 4 ;2 + 2 + 4

; *****
; * Stare 88      (mod slave receptie) *
; * Adresat anterior cu SLA propriu. Octeti rec. *
; * NACK returnat (neadresat ca slave in continuare)*
; * Actiuni *
; * Citeste date false, ACK *
; *****
State88: mov a,sldat ;Date dummy
setb aa ;ACK
ajmp ClrSiExit ;Exit
ds 2 ;2 + 2 + 2 + 2

; *****
; * Stare 90      (mod slave receptie) *
; * Adresat anterior cu apel general. Octeti rec. *
; * ACK returnat *
; * Actiuni *
; * Ca la starea 80 *
; *****
ajmp State80 ;Ca la starea 80

; *****
SetupBlock2: setb IICNtrl.INBLOCK2 ;bloc2
mov r1,DataIndex2 ;Pointer la bloc2
ajmp SetupB2Proceed ;
;2 + 2 + 2 + 2

; *****
; * Stare 98      (mod slave receptie) *
; * Adresat anterior cu apel general. Octeti rec. *
; * NACK returnat *
; * Actiuni *
; * Ca la starea 88 *
; *****
ajmp State88 ;Ca la starea 88

; *****
SetupB2Proceed: mov r2,DataCount2 ;Lungime bloc2
ret
ds 3 ;2 + 2 + 1 + 3

; *****
; * Stare A0      (mod slave receptie) *
; * S-a receptionat STOP sau apel general cand era *
; * adresat ca slave rec sau emisie *
; * Actiuni *
; * Clear IICNtrl (asteapta octet 1) *
; *****
StateA0: clr IICNtrl.BYTEEXPECTED ;Actualizare stare
setb aa ;Ack adresa proprie slave
ajmp ClrSiExit ;Exit
ds 2 ;2 + 2 + 2 + 2

; *****
; * Stare A8      (mod slave emisie) *
; * S-a receptionat SLA+R. S-a returnat ACK *
; * adresat ca slave rec sau emisie *
; * Actiuni *
; * Emisie slave *
; *****
StateA8: acall Send_Slave ;Emisie date slave
ajmp ClrSiExit ;Exit
ds 4 ;2 + 2 + 4

```



```

;
; *****
; * Stare B0      (mod slave emisie) *
; * Arbitrare pierduta in SLA, R/W ca master. *
; * S-a receptionat SLA+W propriu. ACK returnat *
; * Actiuni *
; * Set STA + AA *
; * Ca la starea A8 *
; *****
setb    sta                ;Set bit start
setb    aa                ;Set ACK
ajmp    StateA8            ;Emisie date
ds      2                 ;2 + 2 + 4

;
; *****
; * Stare B8      (mod slave emisie) *
; * S-au transmis datele. ACK returnat *
; * Actiuni *
; * Ca la starea A8 *
; *****
ajmp    StateA8            ;Emisie ca slave
setb    sta                ;Emisie START
ajmp    ClrSiExit          ;Exit
ds      2                 ;2 + 2 + 2 + 2

;
; *****
; * Stare C0:     (mod slave emisie) *
; * S-au transmis datele. S-a receptionat NACK *
; * Actiuni *
; * Ca la starea A0 *
; *****
ajmp    StateA0            ;Ca la starea A0

;
SendStop: setb    sto                ;Emisie STOPStop
clr      IICNtrl.MSTNOTREADY ;Stergere bit \Ready
ajmp    ClrSiExit          ;Exit
ds      2                 ;2 + 2 + 2 + 2

;
; *****
; * Stare C8      (mod slave emisie) *
; * S-au transmis ultimele date (AA=0). Rec. ACK *
; * Actiuni *
; * Ca la starea A0 *
; *****
ajmp    StateA0            ;Ca la starea A0

;
; *****
; * Proceduri SIO1 *
; *****
SendData: cjne    r2,#0,ProceedSend ;Emisie date daca exista
          jb      IICNtrl.INBLOCK2,SendStop ;Emisie STOP daca este bloc2
          acall   SetupBlock2 ;Altfel, set bloc2
          jnb     IICNtrl.SLREAD,SendData ;Daca \mod citire, emisie bloc2
          ajmp    SendStart ;Altfel, emisie START repetat

;
ProceedSend: dec    r2                ;Decrementare contor date
             mov    a,@r1 ;Date
             inc    r1 ;Actualizare pointer date

;
SendAccExit: mov    sldat,a ;emisie date
ClrSiExit:  clr    si ;sterge SI
SIO1Exit:   pop     acc ;reface ACC
            pop     psw ;reface PSW
            reti    ;Exit

; *****
; * Init_Slave *
; *****
Init_Slave: ret

;
; *****
; * Receive_Slave *
; *****
; * Actiuni *
; * If IICNtrl ( Byte 1 Expected ) Then *
; * IICNtrl ( Byte 1 Expected ) := 0 *
; * SubAddress := sldat *
; * Else *
; * @SubAddress := sldat *
; * SubAddress *
; *****
Receive_Slave: mov    a,sldat ;Data receptionata
               mov    r0,#r17 ;Indicare subadresa
               jbc    IICNtrl.BYTE1EXPECTED,SaveData ;Daca octet1, salveaza in subadresa

```

```

        mov     r0,r17                ;Altfel, @subadresa
        inc     r7                    ;Post-incrementare subadresa
SaveData:  mov     @r0,a                ;Salvare date
        ret

;
; *****
; * Send_Slave                                *
; *                                           *
; * Actiuni                                    *
; *      sldat := @SubAddress                *
; *      SubAddress ++                        *
; *****
Send_Slave:  mov     r0,r17
            mov     sldat,@r0
            inc     r7
            ret

;
            end        ;

```

2.9. Timere de viteză mare

În multe aplicații este necesară implementarea de contoare soft. În continuare se prezintă doua rutine pentru implementarea a 8 contori soft. Ambele funcții primesc un octet și, în funcție de starea biților din acest octet sau în funcție de starea anterioară a acestora, se incrementează sau nu contorul aferent. Prima funcție 'count' implementează 8 contoare pe 32 de biți care pot fi setate independent ca să numere crescător sau descrescător, pe frontul crescător sau descrescător și cu marcarea depășirii capacității de numărare și a modificării valorii. A doua funcție implementează 8 contoare care pot număra numai crescător sau descrescător cu marcarea modificării valorii contorului.

```

/*****\
** Titlu:          COUNT.H                                **
** Descriere:      Implementează contoare soft.           **
**                                                         **
** Versiune:       2.0                                    **
** Început la:     iunie, 1997                            **
** Autor:          Ștefan Suceveanu, Pratto s.r.l. București, România **
** Compilator C:   C51 V2.27, Franklin Software, Inc.     **
**                                                         **
** Headerul funcțiilor referitoare la contoare soft.     **
**                                                         **
** Ultima modificare la data: 10 februarie 1998          **
** Istoric:                                                **
\*****/
#ifndef _COUNT_H_
#define _COUNT_H_    1

#include <typedef.h>        /* definițiile unor tipuri de date */

/* Definire stări contor */
#define C_ISNEW    0x01    /* valoare nouă */
#define C_STATE    0x02    /* semnalului de intrare [C_ISUP/C_ISDOWN] */
#define C_ISUP     0x02    /* semnalul de intrare este 'sus' */
#define C_ISDOWN   0x00    /* semnalul de intrare este 'jos' */
#define C_OVERFLOW 0x04    /* depășire contor */
#define C_COUNTDOWN 0x08    /* numără pe frontul descrescător */
#define C_RISINGEDGE 0x10    /* 1 = numără pe frontul crescător */

/* Definirea structurii unui contor */
typedef struct
{
    blword count;          /* valoarea contorului unsigned long int */
    byte flags;            /* starea contorului */
} TCounter;

#define N_COUNTERS    8    /* numărul de contoare - multiplu de 8 */

/* definire alocare memorie pentru contoare */
extern xdata TCounter counters[N_COUNTERS];

/* definirea funcțiilor implementate */
void reset_count(byte n);    /* resetarea unui contor */

```

```

void reset_counts(void);          /* resetarea tuturor contoarelor */
void count(byte val);             /* implementeaza 8 contoare */
void quick_count(byte val);       /* implementare 8 contoare rapizi */

#endif
/*****
**   Titlu:          COUNT.C
**   Descriere:      Implementează contoare soft.
**
**   Versiune:       2.0
**   Început la:     iunie, 1997
**   Autor:          Ștefan Suceveanu, Pratto s.r.l. București, România
**   Compilator C:   C51 V2.27, Franklin Software, Inc.
**   Copyright:      PRATCO s.r.l. București, România,
**                   C.P. 61-137, RO 75500,
**                   Tel./Fax: (+40)-1-345.17.25
**                   e-mail: office@pratco.ro
**                   www:    www.pratco.ro
**
**   Acest modul conține următoarele funcții:
**       void reset_count(byte n) = resetează contorul n
**       void reset_counts(void) = resetează toate contoarele
**       void quick_count(byte newval) = implementează 8 contoare
**
**   Ultima modificare la data: 10 februarie 1998
**   Istoric:
**
**   Copyright (C) 1998 PRATCO s.r.l. All rights reserved.
*****/

#pragma DEBUG OBJECTEXTEND CODE SYMBOLS
#include <typedef.h>
#include <stdio.h>
#include <reg552.h>
#include "count.h"

#define N_COUNTERS 8 /* nu modificați această valoare */

xdata TCounter counters[N_COUNTERS];

/*****
Resetează contorul n
*****/
void reset_count(byte n)
{
    counters[n].count.Lw = counters[n].flags = 0;
}

/*****
Resetează toate contoarele [N_COUNTERS]
*****/
void reset_counts(void)
{
    byte i;

    for(i = 0; i < N_COUNTERS; i++)
        reset_count(i);
}

/*****
Implementează 8 contoare soft.
*****/
void count(byte val)
{
    static data byte oldval;
    data byte i,sc,sd;
    data byte *pflags;
    data blword *pcx;

    sc = (oldval ^ newval) & newval;    /* identificam fronturile crescătoare */
    sd = (oldval ^ newval) & oldval;    /* identificam fronturile descrescătoare */

    for(i = 0; i < 8; i++)
    {
        pflags = &(counters[i].flags);
        pcx     = &(counters[i].count);

        if(*pflags & C_RISINGEDGE)      /* numărăm pe frontul crescător
        {
            sd = sd << 1;                /* în CY mark front descrescător
            if(CY)
                *pflags ^= IS_UP;        /* marcam noua stare

            sc = sc << 1;                /* în CY mark front crescător
            if(CY)

```

```

    {
        if(*pflags & C_COUNTDOWN)
            (*pcx)--; // decrementăm
        else
            (*pcx)++; // incrementăm

        *pflags |= C_ISNEW | (*pcx ? 0x00 : C_OVERFLOW);
        *pflags |= IS_UP; // marcăm noua stare
    }
}
else // numărăm pe frontul descrescător
{
    sc = sc << 1; // în CY mark front crescător
    if(CY)
        *pflags |= IS_UP; // marcăm noua stare

    sd = sd << 1; // în CY mark front descrescător
    if(CY)
    {
        if(*pflags & C_COUNTDOWN)
            (*pcx)--; // decrementăm
        else
            (*pcx)++; // incrementăm

        *pflags |= C_ISNEW | (*pcx ? 0x00 : C_OVERFLOW);
        *pflags ^= IS_UP; // marcăm noua stare
    }
}
}
}
}
}
/*****
Implementează 8 contoare soft. Valoarea newval este comparată bit cu
bit cu valoarea anterioară și dacă a apărut un front crescător se
incrementează contorul corespunzător.
*****/
void quick_count(byte newval)
{
    static data byte oldval;
    data byte s,i;

    // numara pe front crescator
    /* *****/
    *** EXEMPLU ***
    front      -----   ---|      |---
                -----   v----- ^-----
    oldval = 0000      0010      0010      0000
    newval = 0000      0010      0000      0010

    xor      = 0000      0000      0010      0010 -> '1' = un front
    newval    = 0000      0010      0000      0010

    and      = 0000      0000      0000      0010 -> '1' = frontul crescător
    *****/
    s = (oldval ^ newval) & newval;

    // numără pe front descrescător
    /* *****/
    *** EXEMPLU ***
    front      -----   ---|      |---
                -----   v----- ^-----
    oldval = 0000      0010      0010      0000
    newval = 0000      0010      0000      0010

    xor      = 0000      0000      0010      0010 -> '1' = un front
    newval    = 0000      0010      0010      0000

    and      = 0000      0000      0010      0000 -> '1' = frontul descrescător
    *****/
    // s = (oldval ^ newval) & oldval;

    oldval = newval;

    if(s)
        for(i = 7; i; i++)
        {
            s = s << 1; // rotim la stiga prin CY
            if(CY) // dacă CY=1 => front
            {
                counters[i].count.Lw++; // incrementăm
                // modificăm flagurile aferente contorului.
                counters[i].flags |= C_ISNEW;
            }
        }
    /* se poate renunța la linia de deasupra dacă se dorește viteza si mai mare */
}

```

}
}

O altă aplicație interesantă constă în utilizarea modulelor PWM de la circuitul 80C167. Acestea permit realizarea unui timer ultrarapid de 25 ns.

Principiul de lucru constă în interceptarea valorii registrelor de numărare PT_x la fiecare eveniment extern. Deoarece numărătoarele PT_x se pot seta să numere chiar cu frecvența procesorului (40 MHz), diferența între două valori indică diferența de timp în incremente de 25 ns.

Atenție! Chiar dacă întreruperile externe rapide sunt eșantionate la 25 ns, arbitrarea și prelucrarea lor este făcută tot 100 ns, de aici rezultând o eroare de 0...4 incremente de 25 ns.

2.10. Sinteza de frecvență

Una din cele mai des întâlnite aplicații ale microcontrolerelor este întâlnită în domeniul receptoarelor radio sau TV. Chiar larga dezvoltare a domeniului a impus dezvoltarea unor microcontrolere specializate care includ, pe lângă partea de logică și control, și elementele necesare prelucrării analogice a semnalului (mixere, AFI, oscilatorul local, divizoare analogice de frecvență etc.). Rolul microcontrolerului este de a controla numeric frecvența oscilatorului local dintr-un receptor heterodină, principalele avantaje fiind date de stabilitatea deosebită a acestuia, controlul numeric al frecvenței, gabaritul redus al montajului etc.

Un microcontroler de uz general poate fi utilizat pentru controlul buclei unui oscilator PLL numai împreună cu un divizor analogic de frecvență, parametrii semnalului de radiofrecvență (amplitudine, putere, frecvență) făcând inadecvată utilizarea unor circuite digitale de divizare.

Principial, schema bloc a unui oscilator local cu sinteză de frecvență este prezentată în figura 3.13.




Figura 2.13. Schema unui bloc de sinteză de frecvență

Alegând în mod convenabil factorii de divizare ai divizorului analogic (de exemplu, pentru circuitul Sony MB506 aceștia pot fi 32, 64 sau 256, selectabili prin intermediul unor pini) și ai divizorului digital, se poate stabili un ecart între două frecvențe consecutive chiar și de 0.1 Hz!

O altă posibilitate de realizare a unui tuner cu sinteză de frecvență constă în utilizarea unui circuit specializat, de exemplu TSA5055, circuit care se interfațează cu microcontrolerul prin intermediul unei magistrale I²C.

Aceste circuite sunt utilizate în special pentru tunere TV, controlul frecvenței fiind asigurat de procesorul receptorului TV. Schema electrică de principiu poate fi găsită în catalogul corespunzător al firmei Philips.

Un program pentru utilizarea circuitului, precum și al tastaturii și display-ului pentru control, este prezentat în cele ce urmează.

```

/*****\
**  Descriere:      Rutină comandă IIC TSA 5055      **
**                                                         **
**  Versiune:      1.0                               **
**  Inceut la:     Iunie 94                           **
**  Autor:         Stefan Suceveanu, Pratco s.r.l. Bucuresti, Romania **
**  Compilator C:  C51 V2.27, Franklin Software, Inc.  **
**                                                         **
**  Acest modul contine urmatoarele functii:          **
**      putTSA                                         **
**      getiic                                        **
**                                                         **
**  Ultima modificare la data: 23 nov 1998            **
**  Istoric:                                             **
**                                                         **
**  Observatii:                                       **
**      foloseste rutine LCD                          **
\*****/
#include <reg552.h> /* SFR 80C552 */
#include <stdio.h> /* standard I/O .h-file */
#include <ctype.h> /* standard I/O .h-file */
#include <stdlib.h> /* standard functions */
#include <string.h> /* string functions */
#include <porturi.h> /* porturi I/O .h-file */
#include <lcd.h> /* subrutine LCD .h-file */

/*scrie pe I2C, în componenta sel, la adresa adr, nr octeți, variabila s*/
void putTSA(unsigned char sel, char nr, char *s);
/*citește pe I2C, din sel, de la adresa adr, nr octeți, în variabila s*/
void getiic(char sel, char adr, char nr, char *s);

void main(void)
{
    bit afis;
    unsigned char i, tasta;
    int divizor;
    float frec, afisare;

    char asir[10];

    SCL = SDA = 1; /* inițializare SIO1 */
    SlCON = 0xc1;

    initLCD();
    putLCD(0, 0, "FRECVENTA RECEPTIE: ");
    putLCD(2, 0, "SELECTIE FRECVENTA: ");
    afis = 1;
    divizor = 3345;
    afisare = ((float)divizor - 622) * 62.5;
    asir[0] = 0x8e;
    asir[1] = 0x50;
    putTSA(1, 2, &asir[0]);
    while(1)
    {
        if(afis)
        {
            divizor = (divizor & 0x7fff);
            putTSA(1, 2, &divizor);
            sprintf(asir, "%g", afisare);
            putLCD(1, 0, " ");
        }
    }
}

```

```

    putLCD(1,0,asir);
    cmdLCD(0xd4);
    cmdLCD(0x0d);
    afis = 0;
}
else
{
    if(isdigit(tasta=kbds()))          /* setare factor */
    {
        putLCD(3,0,"          "); asir[0] = tasta;
        chrLCD(3,0,tasta); i = 1;
    }
    while(i<8)
    {
        if((isdigit(tasta=kbds()))&&(i<7))
        { asir[i] = tasta; chrLCD(3,i,tasta); i++; }
        if((tasta=='A')&&(i<7))
        {
            asir[i] = '.';
            chrLCD(3,i,0x2e);
            i++;
        }
        if(tasta=='#')
        {
            asir[i] = 0; frec = atof(asir);
            if((frec>44.9)&&(frec<860.1))
            {
                if(frec<170) asir[1]=0x60;
                else if(frec<450) asir[1]=0x50;
                else asir[1]=0x30;

                asir[0]=0x8e;
                putTSA(1,2,&asir[0]);
                divizor= (int)((frec*1000+38900.0)/62.5+0.5);
                afisare=((float)((int)((frec*1000)/62.5+0.5))*62.5)/1000;
                afis = 1;
                break;
            }
        }
        if(tasta=='*')
        {
            tasta=kbds();
            afis = 1;
            putLCD(3,0,"          ");
            break;
        }
    }
    if(tasta==' ')
    {
        putLCD(3,0,"          ");
        cmdLCD(0xd4);
    }
}
}

void putTSA(unsigned char sel,char nr,char *s)
{
    bit gata = 0;
    unsigned char i;
    STA = 1; i = 0;

    while(!gata)
    {
        while(!SI);
        switch(S1STA)
        {
            case 0:
                gata = 1;
                S1CON = 0xd5;
                break;
            case 0x08:
                S1DAT = 0xc0 | (sel << 1);
                S1CON = 0xc5;
                break;
            case 0x18:
                S1DAT = *(s+i);
                i++;
                S1CON = 0xc5;
                break;
            case 0x28:
                if(i<nr)
                {
                    S1DAT = *(s+i);

```

```

        i++;
        S1CON = 0xc5;
    }
    else
    {
        gata = 1;
        S1CON = 0xd5;
    }
    break;
}
}
}

void getiic(char sel,char adr,char nr,char *s)
{
    bit gata = 0;
    STA = 1;

    while(!gata)
    {
        while(!SI);
        switch(S1STA)
        {
            case 0:
                gata = 1;
                S1CON = 0xd5;
                break;
            case 0x08:
                S1DAT = 0xa0 | (sel << 2);
                S1CON = 0xc5;
                break;
            case 0x10:
                S1DAT = 0xa1 | (sel << 2);
                S1CON = 0xc5;
                break;
            case 0x18:
                S1DAT = adr;
                S1CON = 0xc5;
                break;
            case 0x28:
                S1CON = 0xe5;
                break;
            case 0x40:
                if(nr==1) S1CON = 0xc1;
                else S1CON = 0xc5;
                break;
            case 0x50:
                if(nr>2)
                {
                    nr--;
                    *(s+nr) = S1DAT;
                    S1CON = 0xc5;
                }
                else
                {
                    *(s+1) = S1DAT;
                    S1CON = 0xc1;
                }
                break;
            case 0x58:
                *s = S1DAT;
                S1CON = 0xd5;
                gata = 1;
                break;
        }
    }
}

```

2.11. Sisteme pentru controlul poziției

Determinarea poziției unui obiect poate fi uneori o problemă deosebit de complicată. Bineînțeles, fără a avea pretenția construcției unui robot industrial, vor fi prezentate unele principii și metode practice de determinare a poziției utilizabile pentru măsurarea unor poziții unghiulare sau liniare.

Echipamentele industriale utilizate pentru măsurarea poziției au căpătat o mare dezvoltare în urma dezvoltării impetuoase a tehnicii de calcul.


Măsurarea poziției, unghiulară sau liniară, este esențială pentru imprimante, roboți, automatizări industriale, mașini de prelucrat cu comandă numerică etc. Multiplele utilizări au făcut ca traductoarele de poziție, dispozitive care convertesc poziția într-o valoare numerică, să fie deosebit de numeroase.

Întrucât scopul lucrării nu este, de exemplu, prezentarea unui strung cu comandă numerică, vor fi descrise doar două tipuri de traductoare mai larg folosite: resolverul și traductorul incremental.


Resolverul este un traductor de poziție unghiulară absolut care funcționează pe principiul unui transformator rotativ. Cel mai simplu resolver este alcătuit dintr-un stator cu două înfășurări defazate la 90° , alimentat cu două tensiuni alternative de excitație defazate la 90° , precum și un rotor care culege o tensiune alternativă defazată față de tensiunile de excitație funcție de poziția unghiulară a rotorului față de stator.

Precizia de măsurare minimă asigurată de un resolver este de 12 biți ($2.63'$), dar folosind scheme de măsurare în buclă închisă poate ajunge la 16 biți ($9.88''$) sau chiar la 20 biți ($0.62''$).

Cele două scheme de măsurare, în buclă deschisă și închisă, sunt prezentate în Figura 2.14.



a) Măsurarea în buclă deschisă



b) Măsurarea în buclă închisă

Figura 2.14. Principii de măsurare a poziției resolverului

Funcționarea schemei în buclă deschisă este relativ simplă, constând practic într-un cronometru care măsoară defazajul între un semnal de referință (în acest caz $\cos \omega t$) și semnalul produs de resolver.

Montajul în buclă închisă este mai complex, funcționarea sa bazându-se pe urmărirea unghiului φ , astfel încât acesta să fie egal cu unghiul θ . Cu excepția avantajelor date de stabilitatea și precizia ridicată, acest principiu de măsurare oferă și un semnal direct proporțional cu viteza de rotație a resolverului, similar cu semnalul produs de un tahogenerator. Bucla care asigură performanțele acestui convertor este formată din două convertoare numeric/analogice cu multiplicare (MDAC) care produc tensiunile $\sin\varphi \cdot \cos\theta$, respectiv $\cos\varphi \cdot \sin\theta$, circuitul de scădere care produce tensiunea $\sin\varphi \cdot \cos\theta - \cos\varphi \cdot \sin\theta = \sin(\varphi - \theta)$, oscilatorul comandat în tensiune (VCO), numărătorul reversibil și memoriile pentru $\sin\theta$ și $\cos\theta$. Scopul buclei este de a asigura egalitatea între unghiul fizic φ și unghiul virtual θ . Întârzierile produse în urmărirea de către unghiul θ a unghiului φ , direct proporționale cu viteza de rotație a resolverului, sunt reliefate de frecvența VCO; această frecvență este transformată de integrator într-un semnal continuu care oferă informații despre viteza de rotație a resolverului.

Dacă prima schemă este destul de ușor de realizat (trebuie proiectate cu atenție formatoarele TTL care nu trebuie să producă defazări mai mari de 50 ns), a doua schemă bloc este mult mai dificil de transpus în practică. Totuși, există circuite monolitice sau hibride care funcționează pe același principiu, de exemplu familia AD 2S8x produsă de firma Analog Devices.

În ceea ce privește traductoarele incrementale, cu toate că pot avea o precizie extrem de mare de până la 32 de biți (adică 0.0003"), fiind de tip relativ necesită existența unei referințe față de care se măsoară această poziție. De fapt, această referință poate consta în cazul traductoarelor unghiulare într-un simplu contact acționat de o camă.

Traductoarele incrementale sunt dispozitive profesionale, la fel de greu de procurat de amatori ca și resolverele. Totuși, există o soluție extrem de economică aflată la îndemână oricărui amator: mouse-ul. În această situație singura problemă mai dificilă rămânând conectarea mecanică între mecanismul de controlat și mecanismul mouse-ului. Bineînțeles, semnalele electrice de la mouse se conectează la microcontroler la o interfață serială, protocolul Microsoft serial mouse fiind prezentat în tabelul 3.25.

Tabelul 2.27							
Octet	Bit						
1	1	LB	RB	Y7	Y6	X7	X6
2	0	X5	X4	X3	X2	X1	X0
3	0	Y5	Y4	Y3	Y2	Y1	Y0
4	0	MB	0	0	0	0	0

Interfața serială trebuie setată la următorii parametri: 1200 biți/secundă, 7 biți de date, fără paritate, un bit de stop. Semnificația biților din tabel este:

- primul bit este folosit pentru sincronizare;
- LB = buton stânga – BYTE1 and 0x20;
- RB = buton dreapta – BYTE1 and 0x10;
- MB = buton mijloc – BYTE4 and 0x20;
- deplasare X = (BYTE1 and 0x03) << 6 + BYTE2;

- deplasare $Y = (\text{BYTE1 and } 0x0c) \ll 4 + \text{BYTE3}$.

Până acum, traductoarele de poziție au fost folosite numai pentru măsurarea unor unghiuri. Deplasările liniare sunt măsurabile prin cuplarea la axul traductorului unghiular a unui disc. Astfel, deplasarea liniară a discului este transformată în deplasare unghiulară a traductorului.

3. Accesorii pentru sistemele cu microcontrolere

În afară de microcontroler și circuitele sale de suport necesare (memorii externe, display, tastatură, diferite periferice I²C etc.), un produs mai poate avea nevoie și de alte dispozitive: surse de alimentare, interfețe seriale particularizate, decodificatoare, numărătoare suplimentare etc.

3.1. Surse de alimentare

În general, sursele de alimentare utilizate pentru montajele electronice cu microcontrolere necesită o tensiune continuă de alimentare de 5V / 1W și, eventual, funcție de prezența unor circuite analogice, a altor tensiuni pentru alimentarea acestora (de regulă -5V, ±12V, ±15V etc.).

Sursele de alimentare se pot clasifica în două mari categorii:

- surse liniare, la care tensiunea de ieșire este obținută din tensiunea de intrare pe baza unui circuit liniar (filtru, stabilizator cu reacție negativă etc.);
- surse în comutație, la care tensiunea de ieșire este obținută prin prelucrarea unei tensiuni alternative cu o frecvență de până la câteva sute de kiloherți, tensiune alternativă obținută din tensiunea de intrare.

Cu toate că sursele în comutație sunt net superioare surselor liniare din toate punctele de vedere, acestea din urmă se mai folosesc pentru montaje nepretențioase, mai ales datorită simplității lor.

3.1.1 Surse liniare

Schema bloc generală a unei surse liniare este prezentată în figura 4.1.




Figura 3.1. Sursă liniară de tensiune

Caracteristicile generale ale surselor liniare (stabilizarea în raport cu variația tensiunii de intrare sau a curentului de sarcină, factorul de rejecție a ondulației tensiunii de intrare, stabilitatea funcție de temperatură etc.) depind de elementele schemei și, pentru obținerea unor parametri calitativi, este necesară o proiectare laborioasă. Un alt dezavantaj al surselor liniare este randamentul scăzut, precum și faptul că nu se pot obține decât tensiuni de aceeași polaritate și mai mici cu tensiunea de intrare.

Din punct de vedere practic, sursele liniare sunt fezabile pentru montaje nepretențioase, utilizarea surselor liniare monolitice din seria LM78xx, LM3xx etc. asigurând o simplitate deosebită.

Câteva montaje pentru obținerea tensiunii de alimentare de 5V sunt prezentate în figura 4.2.




Figura 3.2. Surse liniare de 5V.

3.1.2 Surse în comutație

De regulă, sursele de alimentare în comutație produc tensiunea de ieșire dintr-o tensiune alternativă de câteva sute de kiloherți generate de un oscilator din tensiunea de alimentare.

Principalele avantaje ale surselor în comutație sunt randamentul ridicat (ajunge până la 97%), dar și obținerea de tensiuni cu orice polaritate și valoare față de tensiunea de intrare. De asemenea multe din circuitele utilizate mai au și alte facilități, cum ar fi: detectarea scăderii tensiunii de intrare și generarea unui semnal $\overline{NM\overline{I}}$, pornirea/oprirea sursei prin intermediul unui semnal de comandă TTL etc.

În figura 4.3 sunt prezentate două tipuri de surse de 5V: una din ele este destinată folosirii în aparatele portabile, tensiunea de 5V de mică putere (240mA) fiind produsă pentru tensiuni de intrare între 1V și 6.2V; cea de doua este o sursă de putere mare (5A) utilizabilă pe autovehicule (tensiunea de intrare în gama 10...60V).




Figura 3.3. Surse de alimentare în comutație

O altă problemă care poate fi dificil de rezolvat în situația dispozitivelor staționare (alimentate la rețeaua 220V/50Hz) care au impus un gabarit redus îl constituie transformatorul coborâtor, de la 220V la 8...10V. Este posibilă utilizarea unor divizoare rezistive sau capacitive care, bineînțeles, nu mai oferă siguranța oferită de separarea de rețea prin intermediul transformatorului.

O astfel de sursă, construită în jurul circuitului MAX610, este prezentată în figura 4.4.




Figura 3.4. Sursă liniară la 220V/50Hz

Componentele pasive C1, C2, R1 și R2 se determină conform cu relațiile următoare:

- $$C1 = \frac{I_{OUT}}{4\sqrt{2} \cdot (V_{IN} - V_{OUT}) \cdot f_{IN}};$$

Pentru descărcarea C1 se recomandă montarea în paralel a unei rezistențe de 1M.

- $C2 = 47\mu F;$

- $R1 = 100\Omega$ (pentru protecția C2);

$$P_d(R1)[mW] = 2.7 \cdot C1^2[\mu F] \cdot R1[\Omega];$$

- $$R2 = \frac{0.6}{I_{LIMIT}}.$$

3.2. Interfețe seriale

Interfața serială este o metodă, aproape universală, utilizată pentru schimbul de date și informații între microcalculatoare. Chiar dacă rata de transmisie a datelor nu este impresionantă, simplitatea componentelor hardware și software necesare, au făcut totuși din interfața serială procedura de bază pentru interconectare. Astăzi, antica RS-232 a fost ameliorată în sensul vitezei de transmisie, detectării și corectării erorilor, creșterea distanței de transmisie, majorarea numărului de circuite care sunt conectate la aceeași linie de transmisie etc.

3.2.1 Detectarea automată a vitezei de transmisie seriale

Pentru detectarea automată a vitezei de comunicație serială se folosește primul caracter recepționat. Algoritmul prezentat în AN447 (Philips) măsoară timpul necesar transmiterii unui caracter în format 8biți, fără paritate, 1 bit de stop. Deoarece caracterele ASCII normale au bitul 7 zero și deoarece transmisia serială începe cu bitul 0 și se termină cu bitul 7, se poate determina începutul bitului de stop.

Algoritmul de mai jos așteaptă bitul de start (un front căzător) pe pinul de recepție serială și pornește timerul T_0 . La fiecare front crescător se citește valoarea timerului T_0 și se memorează. Când apare întreruperea de depășire

În tabelul `CmpTable` se găsesc valorile maxime ale duratei unui caracter pentru fiecare viteză de transmitere. Trebuie avut în vedere ca să nu se transmită un al doilea caracter imediat după primul.

Trebuie avut în vedere, de asemenea, că primul caracter recepționat este pierdut, neputând fi identificat corect.

Pentru a calcula valorile din tabelul `CmpTable` se folosește următoarea formulă:

Valorile din tabel sunt pe 16 biți și deci rezultatele de mai sus trebuie împărțite în două după octetul superior și inferior.

$$\text{valoarea maxima din tabel} = \frac{\text{timpul minim de recunoastere}}{\text{durata unui ciclu masina}}$$

numărul de biți vizibili este 9 și numărul de biți de recunoscut este 5 pentru 8-N-1.

$$\text{durata unui ciclu masina} = \frac{\text{frecventa oscilatorului}}{12}$$

[illegible]

```

RX          BIT        P3.0          ;Pin recepție.
CharH       DATA      30h          ;Octet superior rezultat timer.
CharL       DATA      31h          ;Octet superior rezultat timer.
BRate:     DATA      32h          ;Valoare finală viteză de transmisie.
Display     EQU        P4           ;Port afișare pentru depanare.

;          Vectori întreruperi și reset
ORG 8000h
START:     ACALL      AutoBaud      ;determinare viteză transmisie
MOV        Display,BRate          ;afișare viteză
SJMP      START

;          Subrutine
;Subrutină determinare automată viteză de transmitere
;Detectează viteza de transmitere după primul caracter recepționat prin măsurarea
;lungimii caracterului. Unele caractere pot să producă erori, în special cele care
;conțin la ;sfârșit 0X7h sau 0Xfh.
AutoBaud:
    MOV     TMOD,#01h      ;Initializare timer T0
    MOV     TH0,#0
    MOV     TL0,#0
    MOV     TCON,#0

    MOV     CharH,#0       ;Initializare rezultat timer.
    MOV     CharL,#0

AB0:       JB        RX,AB0      ;Așteptare bit de start.
    SETB    TR0             ;Start timer.

AB1:       JB        TF0,AB3      ;Verificare overflow timer.
    JNB     RX,AB1          ;Verificare front crescător pe RxD.
    MOV     CharH,TH0       ;Capturare valoare timer.
    MOV     CharL,TL0       ;

AB2:       JB        TF0,AB3      ;Verificare overflow timer.
    JB      RX,AB2          ;Verificare front descrescător pe RxD.
    SJMP    AB1             ;Repetare măsurare.

AB3:       CLR       TR0         ;Depășire timp maxim de măsurare; verificare rezultat
    CLR     TF0             ;Oprire timer și ștergere indicatori.

    MOV     BRate,#19       ;Setare tabel pointeri.

CmpLoop:   MOV     A,BRate
    MOV     DPTR,#CmpTable
    MOVC    A,@A+DPTR      ;Tabel comparare.
    DEC     BRate
    CJNE    A,CharH,Cmp1    ;Verificare rezultat.
    SJMP    CmpLow         ;Verificare octet inferior.
Cmp1:      JC      CmpMatch    ;Valoare tabel < valoare timp.
    DJNZ    BRate,CmpLoop    ;Verificare sfârșit tabel.
    SJMP    CmpMatch

CmpLow:    MOV     A,BRate
    MOVC    A,@A+DPTR      ;Tabel comparare.
    CJNE    A,CharL,Cmp2    ;Verificare rezultat
    SETB    C              ;Valoare tabel = valoare timp
Cmp2:      JC      CmpMatch    ;C setat dacă A < octet inferior ;rezultat.
    DJNZ    BRate,CmpLoop    ;Verificare sfârșit tabel.
CmpMatch:  MOV     A,BRate    ;Comparare completă
    CLR     C
    RRC     A
    MOV     BRate,A        ;Salvare valoare
    RET

;Tabel comparare pentru valori timer. Ordinea: LSB, MSB.
;Valorile sunt pentru 12 Mhz.
CmpTable:
    DB      40h,00h        ;0 - valoare prea mică.
    DB      80h,00h        ;1 - 38,400 baud.
    DB      00h,01h        ;2 - 19,200 baud.
    DB      00h,02h        ;3 - 9,600 baud.
    DB      00h,04h        ;4 - 4,800 baud.
    DB      00h,08h        ;5 - 2,400 baud.
    DB      00h,10h        ;6 - 1,200 baud.
    DB      00h,20h        ;7 - 600 baud.
    DB      00h,40h        ;8 - 300 baud.
    DB      00h,80h        ;9 - valoare prea mare.

```


3.2.2 Implementarea unei transmisii seriale cu pachete CRC16

În cazul transmiterii datelor în medii poluate electromagnetic pot apărea erori. Aceste erori pot fi detectate folosind un algoritm simplu ca de exemplu suma fără transport a tuturor octeților dintr-un pachet, fie algoritmi mai complicați care asigură o probabilitate foarte mare de detectare a erorilor. Printre acești algoritmi se află și Codul Ciclic Redundant (CRC). Algoritmul de determinare a sumei de control propus determină CRC 16 folosind polinomul CRC-CCITT $x^{16} + x^{12} + x^5 + x^0$ folosit în protocolul XMODEM, pentru un buffer 'buff' de lungime 'len'. Valoare pe 16 biți obținută trebuie adăugată la sfârșitul bufferului ce urmează a fi transmis astfel:

Buff High(CRC) Low(CRC)

La recepție se calculează CRC16 pentru întreg bufferul recepționat (inclusiv cu CRC-ul transmis \rightarrow len+2) și dacă valoarea obținută este zero atunci transmisia s-a făcut fără erori. Dacă valoarea CRC-ului calculat este diferită de zero atunci au apărut erori la transmisie și în funcție de protocolul de comunicație folosit se poate transmite un NACK sau nu se transmite nimic.

Funcția `unsigned int bufCRC16(char *buff, char len, unsigned int CRC)` are implementat calculul CRC-ului pentru cele două moduri de memorare a valorilor întregi în memorie (**little endian** \rightarrow procesoarele Intel x86, Pentium sau **big endian** \rightarrow procesoarele Motorola, Philips). Această funcție primește ca parametrii un pointer la șirul cu date care urmează să fie transmisă, `buff`, lungimea acestui șir, `len`, și valoarea CRC-ului de la care se pleacă. Dacă se dorește calculul CRC-ului numai pentru șirul indicat de `buff` atunci parametrul `CRC` se va inițializa cu 0. Dacă se dorește concatenarea a două șiruri valoarea CRC-ului obținut după apelul acestei funcții pentru primul șir de caractere se va pasa ca parametru la apelul acestei funcții pentru al doilea șir de caractere.

Pentru creșterea vitezei, în memoria program se memorează un tabel cu codurile CRC16 pentru toate valorile unui octet, tabel care are lungimea de 512 octeți.

```

/*****\
**  Descriere:      Calculeaza CRC16 pe baza polinomului CRC-CCITT (XMODEM)      **
**                                                         **
**  Versiune:      2.0                                                         **
**  Inceput la:    Iunie 1998                                                  **
**  Autor:        Stefan Suceveanu, Pratco s.r.l. Bucuresti, Romania          **
**  Compiler C:   C51 V2.27, Franklin Software, Inc.                         **
**  Copyright:    PRATCO s.r.l. Bucuresti, Romania,                          **
**                C.P. 61-137, RO 75500, Bucuresti, Romania                  **
**                Tel./Fax: (+40)-1-345.09.75                                **
**                e-mail: office@pratco.ro                                    **
**                www:      www.pratco.ro                                     **
**                                                         **
**  Acest modul contine urmatoarele functii:                                **
**      unsigned int bufCRC16(char *buff, char len, unsigned int CRC)          **
**                                                         **
**  Ultima modificare la data: 24 iunie 1998                                **
**  Istoric:                                              **
**                                                         **
**  Observatii: Pentru ca calculul CRC-ului să fie independent de procesorul **
**  folosit trebuie modificat in typedef.h funcțiile LOW si HIGH care extrag **
**  din memorie partea inferioara si respectiv superioara a unui intreg pe **
**  16 biti.                                             **
**  Pentru verificarea CRC-ului la receptie trebuie ca CRC-ul unui mesaj la **

```

```

** care s-a adăugat la sfârșit HIGH(CRC) si LOW(CRC) trebuie sa fie zero. **
** Copyright (C) 1998 PRATCO s.r.l. All rights reserved **
\*****/
#pragma DEBUG OBJECTEXTEND CODE SYMBOLS
#include <typedef.h>

/* TABEL CRC-CCITT x^16 + x^12 + x^5 + 1 */

code unsigned int crctab[256] = {
/*00*/ 0x0000, 0x1021, 0x2042, 0x3063, 0x4084, 0x50A5, 0x60C6, 0x70E7, /*07*/
/*08*/ 0x8108, 0x9129, 0xA14A, 0xB16B, 0xC18C, 0xD1AD, 0xE1CE, 0xF1EF, /*0F*/
/*10*/ 0x1231, 0x0210, 0x3273, 0x2252, 0x52B5, 0x4294, 0x72F7, 0x62D6, /*17*/
/*18*/ 0x9339, 0x8318, 0xB37B, 0xA35A, 0xD3BD, 0xC39C, 0xF3FF, 0xE3DE, /*1F*/
/*20*/ 0x2462, 0x3443, 0x0420, 0x1401, 0x64E6, 0x74C7, 0x44A4, 0x5485, /*27*/
/*28*/ 0xA56A, 0xB54B, 0x8528, 0x9509, 0xE5EE, 0xF5CF, 0xC5AC, 0xD58D, /*2F*/
/*30*/ 0x3653, 0x2672, 0x1611, 0x0630, 0x76D7, 0x66F6, 0x5695, 0x46B4, /*37*/
/*38*/ 0xB75B, 0xA77A, 0x9719, 0x8738, 0xF7DF, 0xE7FE, 0xD79D, 0xC7BC, /*3F*/
/*40*/ 0x48C4, 0x58E5, 0x6886, 0x78A7, 0x0840, 0x1861, 0x2802, 0x3823, /*47*/
/*48*/ 0xC9CC, 0xD9ED, 0xE98E, 0xF9AF, 0x8948, 0x9969, 0xA90A, 0xB92B, /*4F*/
/*50*/ 0x5AF5, 0x4AD4, 0x7AB7, 0x6A96, 0x1A71, 0x0A50, 0x3A33, 0x2A12, /*57*/
/*58*/ 0xDBFD, 0xCBDC, 0xFBBF, 0xEB9E, 0x9B79, 0x8B58, 0xBB3B, 0xAB1A, /*5F*/
/*60*/ 0x6CA6, 0x7C87, 0x4CE4, 0x5CC5, 0x2C22, 0x3C03, 0x0C60, 0x1C41, /*67*/
/*68*/ 0xEDAE, 0xFD8F, 0xCDEC, 0xDDCD, 0xAD2A, 0xBD0B, 0x8D68, 0x9D49, /*6F*/
/*70*/ 0x7E97, 0x6EB6, 0x5ED5, 0x4EF4, 0x3E13, 0x2E32, 0x1E51, 0x0E70, /*77*/
/*78*/ 0xFF9F, 0xEFBE, 0xDFDD, 0xCFFC, 0xBF1B, 0xAF3A, 0x9F59, 0x8F78, /*7F*/
/*80*/ 0x9188, 0x81A9, 0xB1CA, 0xA1EB, 0xD10C, 0xC12D, 0xF14E, 0xE16F, /*87*/
/*88*/ 0x1080, 0x00A1, 0x30C2, 0x20E3, 0x5004, 0x4025, 0x7046, 0x6067, /*8F*/
/*90*/ 0x83B9, 0x9398, 0xA3FB, 0xB3DA, 0xC33D, 0xD31C, 0xE37F, 0xF35E, /*97*/
/*98*/ 0x02B1, 0x1290, 0x22F3, 0x32D2, 0x4235, 0x5214, 0x6277, 0x7256, /*9F*/
/*A0*/ 0xB5EA, 0xA5CB, 0x95A8, 0x8589, 0xF56E, 0xE54F, 0xD52C, 0xC50D, /*A7*/
/*A8*/ 0x34E2, 0x24C3, 0x14A0, 0x0481, 0x7466, 0x6447, 0x5424, 0x4405, /*AF*/
/*B0*/ 0xA7DB, 0xB77A, 0x8799, 0x97B8, 0xE75F, 0xF77E, 0xC71D, 0xD73C, /*B7*/
/*B8*/ 0x26D3, 0x36F2, 0x0691, 0x16B0, 0x6657, 0x7676, 0x4615, 0x5634, /*BF*/
/*C0*/ 0xD94C, 0xC96D, 0xF90E, 0xE92F, 0x99C8, 0x89E9, 0xB98A, 0xA9AB, /*C7*/
/*C8*/ 0x5844, 0x4865, 0x7806, 0x6827, 0x18C0, 0x08E1, 0x3882, 0x28A3, /*CF*/
/*D0*/ 0xCB7D, 0xDB5C, 0xEB3F, 0xFB1E, 0x8BF9, 0x9BD8, 0xABBB, 0xBB9A, /*D7*/
/*D8*/ 0x4A75, 0x5A54, 0x6A37, 0x7A16, 0x0AF1, 0x1AD0, 0x2AB3, 0x3A92, /*DF*/
/*E0*/ 0xFD2E, 0xED0F, 0xDD6C, 0xCD4D, 0xBDAA, 0xAD8B, 0x9DE8, 0x8DC9, /*E7*/
/*E8*/ 0x7C26, 0x6C07, 0x5C64, 0x4C45, 0x3CA2, 0x2C83, 0x1CE0, 0x0CC1, /*EF*/
/*F0*/ 0xEF1F, 0xFF3E, 0xCF5D, 0xDF7C, 0xAF9B, 0xBFBA, 0x8FD9, 0x9FF8, /*F7*/
/*F8*/ 0x6E17, 0x7E36, 0x4E55, 0x5E74, 0x2E93, 0x3EB2, 0x0ED1, 0x1EF0 /*FF*/
};

\*****
calculează CRC16 pentru un buffer de lungime len plecând de la un CRC
existent pentru concatenarea CRC-ului a două buffere. La primul apel CRC
trebuie sa fie 0.
\*****/
unsigned int bufCRC16(char *buff, char len, unsigned int CRC)
{
    data unsigned char i;

    for(i = 0; i < len; i++)
        // calcul CRC independent de procesor
        CRC = (((unsigned int)LOW(CRC)) << 8) ^ crctab[HIGH(CRC) ^ buff[i]];
        // calcul CRC pentru procesoare tip Intel (little endian)
    // CRC = (CRC << 8) ^ crctab[(CRC >> 8) ^ buff[i]];

    return CRC;
}

```

3.2.3 Sistem de transmisie cu curenți purtători

O aplicație interesantă poate fi utilizarea rețelei electrice de 220V/50Hz ca mediu de transmisie a datelor. Informația, care poate consta chiar într-un pachet de date transmise serial, modulează în frecvență o purtătoare de circa 10 kHz.

Filtrul format din capacitatea C și transformatorul reglabil pe ferită Tr asigură atât separarea de rețea cât și adaptarea la linia de transmisie.

Întrucât mediul de transmisie este, prin definiție, saturat cu paraziți, este necesară adoptarea unor măsuri specifice pentru recepționarea corectă a datelor seriale transmise: în primul rând reducerea vitezei de transmisie; în al doilea rând trebuie utilizate protocoale specifice pentru detectarea sau

autocorecția erorilor. Schema electrică de principiu construită cu ajutorul a câte unui circuit CD4046 este prezentată în figura 4.5.




Figura 3.5. Interfață pentru transmisie cu curenți purtători

3.2.4 Interfața CAN

Pentru distanțe mici, de câțiva metri, semnalele digitale care nu au o bandă prea mare se pot transmite direct, fără precauții deosebite.

În cazul transmiterii informațiilor la distanțe mari, este obligatorie folosirea unor circuite speciale, interfețe, care realizează o amplificare a semnalului astfel încât atenuarea semnalului produsă de firul telefonic să nu reducă semnificativ raportul semnal zgomot. De regulă, amplificarea este realizată în tensiune sau în curent.

Aceste interfețe sunt standardizate, principalele tipuri și caracteristicile lor fiind prezentate în tabelul 4.1.

Tabelul 3.1				
Tip interfață	Distanță legătură	Număr emițătoare pe un canal	Număr receptoare pe un canal	Semnal
RS 232	7 m	1	1	tensiune
RS 422	1200 m	1	32	tensiune
RS 485	1200 m	32	32	curent

Cu excepția acestor tipuri de interfețe, devenite deja clasice, în ultimii ani a apărut un protocol pentru interfețe care operează în medii cu puternice perturbații electrice asigurând o protecție ridicată împotriva erorilor, având o arhitectură deschisă, un mediu de transmisie cu proprietăți definite de utilizator, într-un cuvânt interfața CAN (*Controller Area Network*). CAN este un sistem de magistrală serială performantă destinată controlului distribuit, destinată inițial utilizării pentru autovehicule. Interfața a fost creată de firma Robert Bosch GmbH la sfârșitul anilor 1980.

Dezvoltarea CAN a fost impusă de implementarea unui număr din ce în ce mai mare de dispozitive electronice în autovehiculele moderne, cum ar fi: sisteme de control ale motorului, suspensii active, ABS, cutii de viteze automate, controlul luminilor, aer condiționat, air-baguri, închidere centralizată etc. Toate acestea semnifică nu numai o siguranță și un confort

Îmbunătățirea comportamentului autovehiculelor a făcut necesar ca diferitele sisteme de control, inclusiv senzorii lor, să schimbe informații. Schimbul de date era rezolvat prin interconectarea punct la punct a sistemelor. Între timp, necesitățile au crescut așa de mult astfel încât era necesar un cablaj electric de mai mulți kilometri și o mulțime de conectoare. Toată această structură de trasee electrice prin autovehicul a creat probleme în ceea ce privește productivitatea, costul de producție și nu în ultimul rând fiabilitatea sistemului.

Soluția acestei probleme a fost interconectarea sistemelor de control prin intermediul unei interfețe seriale care, bineînțeles, avea caracteristici specifice datorită utilizării într-un autovehicul. Simplificarea cablajului electric impune, totuși, adăugarea de dispozitive specifice la fiecare sistem din autovehicul, dispozitive care "cunosc" regulile și protocolul de transmitere și recepționare a datelor pe interfața serială.

Interfața CAN este larg folosită pentru autovehicule și automatizări industriale. Alte utilizări comune ale CAN sunt echipamente electronice pentru trenuri, tehnică medicală, automatizări casnice, sisteme de control securitate, mediu etc. pentru clădiri etc. În anul 1998 erau estimați circa 20 milioane de utilizatori CAN urmând ca după anul 2000 numărul acestora să se ridice la peste 140 milioane.

Cu excepția interfeței CAN dezvoltată de Bosch și-au dezvoltat propria interfață și alte companii auto: Volkswagen (A-BUS), Peugeot și Renault (VAN – *Vehicle Area Network*), Chrysler, General Motors și Ford (J1850) dar, de departe, dominația pe piața europeană aparține CAN.

CAN este standardizată internațional ISO (*International Standardization Organization*) și SAE (*Society of Automotive Engineers*).

În concluzie, CAN este o magistrală multi-master, cu o structură liniară, deschisă, cu noduri egale. Protocolul nu limitează numărul de noduri. Numărul de noduri poate fi schimbat dinamic, fără a deranja funcționarea celorlalte noduri.

a) Concepte de bază CAN

Conform cu modelul ISO-OSI, protocolul CAN are mai multe nivele:

- Nivel aplicație.
- Nivel obiect:
 - filtrare mesaje;
 - manipulare mesaje și stări.
- Nivel transfer:
 - limitare erori;
 - detectare și semnalare erori;
 - validare mesaje;
 - confirmare mesaje;

- arbitrare;
- încadrare mesaje;
- viteza de transfer și sincronizare.

Nivelul de transfer constituie nucleul protocolului CAN. El prezintă mesajele recepționate nivelului obiect și acceptă de la acesta mesajele de transmis. Nivelul de transfer este responsabil cu sincronizarea biților, încadrarea mesajelor, confirmări, arbitrări, detectarea, semnalarea și limitarea erorilor.

- Nivel fizic:
 - nivel semnal și reprezentare biți;
 - mediu de transmisie.

b) Caracteristici generale

Mesaje – informația este transmisă pe magistrală într-un format fix cu număr diferit (dar limitat) de biți. Când magistrala este liberă, orice dispozitiv conectat la magistrală poate iniția transmiterea unui mesaj.

Sincronizare – transferul datelor este corect dacă toleranța oscilatorului de serializare a datelor este mai bună de 1.58%.

Traseul informațiilor – în sistemele CAN, dispozitivele nu folosesc informația referitoare la configurația sistemului (de exemplu adresele dispozitivelor). Aceasta are câteva consecințe importante:

- Flexibilitatea sistemului – rețelei CAN îi pot fi adăugate noi noduri fără a fi necesare modificări ale programelor sau echipamentelor nodurilor și nivelului de aplicație.
- Rutarea informațiilor – conținutul unui mesaj este stabilit de un identificator (*Identifier*). Acesta nu arată destinația mesajului, dar descrie scopul datelor, orice nod din rețea fiind apt să decidă prin filtrarea mesajelor (*Message Filtering*) oricând informația îi este utilă sau nu.
- Recepția multiplă – ca o consecință a filtrării mesajelor, orice nod din rețea poate recepționa și folosi simultan același mesaj.
- Consistența datelor – într-o rețea CAN este asigurată primirea unui mesaj fie de mai multe noduri, fie de nici unul. Consistența datelor este realizată de conceptul de recepție multiplă și de manipularea erorilor.
- Viteza de transmisie – poate fi diferită în sisteme CAN diferite. Totuși, într-un sistem această viteză este fixă.
- Priorități – identificatorul definește o prioritate statică a mesajului pe durata accesului magistralei.
- Cererea de date – prin transmiterea unei cereri de date (*Remote Frame*), un nod poate cere date (*Data Frame*) altui nod. Atât *Data Frame* cât și *Remote Frame* sunt definite de același identificator.
- Multimaster – dacă magistrala este liberă, orice nod poate iniția transmiterea unui mesaj.
- Arbitrarea - dacă există simultan mai multe cereri de acces la magistrală, arbitrarea este câștigată de mesajul cel mai prioritar pe baza

identificatorului. Mecanismul de arbitrare asigură ca în nici un moment nici o informație să nu fie pierdută.

- Securitate – pentru a permite o siguranță extremă a transferului de date, în fiecare dispozitiv CAN sunt luate măsuri deosebite pentru detectarea semnalarea și autocontrolul erorilor. Detectarea erorilor constă în următoarele proceduri: monitorizarea magistralei (emițătorul compară bitul transmis cu bitul detectat pe magistrală), coduri CRC, controlul cadrelor de mesaje și biții de adaus (pentru a garanta transmiterea datelor cu cod NRZ, dacă într-un mesaj sunt mai mult de 5 biți identici, se va insera automat un bit complementar în fluxul de date).

Controlul cu bit de adaus este asigurat pentru cadrele, câmpurile sau biții: start cadru, arbitrare, control, date și secvența CRC. Celelalte componente ale mesajului au o formă fixă și nu suportă acest tip de control.

Detectarea erorilor asigură o probabilitate de nedetectare a mesajelor corupte mai mică de (rata erorilor mesajului) $\cdot 4.7 \cdot 10^{-11}$;

- Semnalarea erorilor - este realizată de orice nod care le detectează. Mesajul eronat este eliminat și va fi retransmis automat.
- Limitarea erorilor – este înfăptuită de nodurile CAN care pot face diferența între perturbațiile aleatoare și defectele permanente ale liniei sau circuitelor. Nodurile defecte sunt decuplate automat.
- Legături – interfața serială CAN constă într-o magistrală la care pot fi conectate un număr nelimitat de dispozitive. Practic, numărul total de noduri este limitat de întârzieri și încărcarea liniei.
- Valorile magistralei – constau în două valori logice complementare denumite dominantă și recesivă. Pe durata unor transmisii simultane a unui bit recesiv și a unuia dominant, starea magistralei va fi dominantă.
- Confirmarea mesajelor – toate receptoarele verifică consistența mesajului confirmând un mesaj valid și indicând un mesaj eronat.
- Modul inactiv/atenționare – pentru reducerea consumului, un dispozitiv CAN poate intra în mod inactiv deconectând amplificatoarele de linie. Modul inactiv este întrerupt printr-o atenționare: orice activitate pe magistrală sau alte condiții interne ale circuitului.

c) Tipuri de cadre

Transferul mesajelor este efectuat și controlat de cinci tipuri diferite de cadre:

Cadru de date (*Data Frame*) care transportă datele de la emițător la receptor;

Cadru cerere de date (*Remote Frame*) este transmisă de un nod care solicită transmiterea unui cadru de date cu același identificator;

Cadru eroare (*Error Frame*) este transmis de orice dispozitiv care a detectat o eroare;

Cadru supraîncărcare (*Overload Frame*) este folosit pentru asigurarea unei întârzieri suplimentare între cadrele de date sau cerere de date.

Cadrele de date sau cerere de date sunt separate de celelalte cadre printr-un spațiu inter-cadre (*Interframe Space*).

Cele cinci tipuri de cadre standard sunt prezentate în figura 4.6.

Semnificația câmpurilor, biților și a altor termeni din figură este următoarea:

- Start cadru marchează începutul unui cadru de date sau cerere de date. Este folosit de toate nodurile pentru sincronizare.
- Câmpul de arbitraj constă în identificator (11 biți, din care biții 10...4 nu trebuie să fie toți regresivi) și bitul `RTR` (este dominant pentru cadrele de date, respectiv recesiv pentru cadrele cerere de date). Pentru a fi păstrată compatibilitatea cu standardul CAN standard, standardul CAN extins 29 biți are identificatorul împărțit în două: identificator de bază și identificator extins între care se inserează biții `SRR` (un bit recesiv care este pe poziția `RTR`; este folosit pentru a prevala cadrul standard în fața unui cadru extins în cazul unei coliziuni) și `IDE` (folosit pentru deosebirea dintre un cadru extins și un cadru standard, situație în care este suprapus cu bitul `r1` – rezervat – al câmpului de control).
- Câmpul de control este format din 6 biți: `r1` și `r0` sunt rezervați și sunt transmiși dominanți (în cazul cadrului extins, `r1` devine `IDE` și este transmis recesiv) și un câmp de 4 biți `DLC0...DLC3` care definesc numărul de octeți al mesajului din câmpul de date (*Data Field*). Considerând `DLC0` ca cel mai puțin semnificativ bit și identificând bitul recesiv ca 0 LOGIC, numărul de octeți ai *Data Field* se determină prin convertirea în zecimal a câmpului. Valoarea maximă a câmpului este opt.
- Câmpul de date conține cei până la opt octeți de informație.
- Câmpul CRC conține o secvență CRC și un delimitator. Secvența CRC este determinată pentru secvența de biți începând cu bitul de start. Delimitatorul constă într-un bit recesiv.
- Câmpul de confirmare este format din 2 biți: `ACK SLOT` și un delimitator. Toate dispozitivele care au recepționat o secvență CRC corectă marchează aceasta prin înlocuirea bitului recesiv `ACK SLOT` trimis de emițător printr-un bit dominant.
- Cadrele de date sau cerere de date sunt terminate cu un câmp sfârșit cadru care conține 7 biți recesivi.
- Indicatorul eroare poate fi de două tipuri: activ (format din 6 biți dominanți) sau pasiv (format din 6 biți recesivi numai dacă vreun bit nu a fost suprascris de un alt nod). Indicatorul de eroare activ contrazice regula de adăugare a biților (maxim 6 biți consecutivi de același fel), regulă aplicată de la start cadru până la delimitatorul CRC sau strică structura câmpurilor `ACK` sau sfârșit. În consecință, toate nodurile detectează eroarea și fiecare în parte transmite un cadru corespunzător. Astfel, secvența de biți dominanți poate fi afectată prin suprapunerea mai multor

indicatori de eroare transmiși de nodurile individuale. Un nod pasiv care detectează o eroare va transmite un indicator pasiv de eroare. Nodul pasiv așteaptă 6 biți consecutivi de aceeași polaritate începând cu startul indicatorului de eroare. Delimitatorul de eroare constă într-o secvență de 8 biți recesivi. După transmiterea unui indicator de eroare, fiecare nod emite biți recesivi și monitorizează linia până când detectează un bit recesiv. După aceasta mai emite 7 biți recesivi.




Figura 3.6. Tipurile de cadre de mesaje ale CAN

- Indicatorul supraîncărcare este transmis în câteva cazuri particulare:
 - receptoare care necesită o întârziere a noului cadru de date sau cerere de date;
 - detectarea unui bit dominant pe prima sau a doua poziție a unei pauze;

- detectarea unui bit dominant pe ultima poziție a unui delimitator de eroare sau supraîncărcare.

Indicatorul este format din 6 biți dominanți. Prezența sa distruge forma câmpului pauză toate nodurile detectând o condiție de supraîncărcare și inițiind o transmisie a indicatorului supraîncărcare. Dacă în câmpul pauză este detectat un bit dominant pe poziția a treia, acesta este considerat ca start cadru.

Delimitatorul de supraîncărcare este format din opt biți, ca delimitatorul de eroare. După transmiterea indicatorului, nodurile monitorizează magistrala până când este detectată o trecere la dominant→recesiv. După aceasta, fiecare nod inițiază transmiterea simultană a 7 biți recesivi suplimentari.

- Spațiile inter-cadre sunt folosite pentru separarea cadrelor de date și cerere de date de cadrele următoare. Acest câmp de biți este format din câmpurile pauză și magistrală inactivă între care se intercalează, în situația unui nod pasiv la erori care a fost emițător, câmpul suspendare transmisie. Câmpul pauză constă în 3 biți recesivi. Câmpul magistrală inactivă poate avea o lungime arbitrară deoarece în această stare magistrala este considerată liberă, situație care va dura până când un nod va produce un bit dominant – start cadru.

După ce un nod pasiv la erori a transmis un mesaj, el emite opt biți recesivi după câmpul pauză înainte de a transmite un nou mesaj sau a elibera magistrala.

d) Prelucrarea erorilor

Magistrala CAN admite cinci tipuri de erori:

- Eroarea de bit este produsă atunci când un nod nu recepționează de pe linie același bit transmis. În anumite cazuri particulare nu este generată această eroare.
- Eroarea de bit de adaus se generează dacă există 6 biți egali în câmpurile start cadru, arbitrare, control, date și secvența CRC.
- Eroarea CRC este semnalată dacă restul polinomului CRC calculat nu este identic cu codul recepționat.
- Eroarea de formă este detectată dacă într-un câmp de formă fixă sunt detectați unul sau mai mulți biți incorecți.
- Eroarea de confirmare este generată de un emițător care nu monitorizează un bit dominant pe poziția ACK SLOT.

e) Limitarea erorilor

Pentru a reduce numărul erorilor produse de un dispozitiv eventual defect, standardul CAN obligă un nod să fie în una din cele trei stări care urmează:

- eroare activă – nodul ia parte la comunicația pe linie trimițând un indicator de eroare atunci când eroarea a fost detectată;

- eroare pasivă – nodul ia parte la comunicația pe linie trimițând un indicator de eroare pasivă atunci când eroarea a fost detectată; astfel, după o emisie, un nod pasiv va aștepta înainte de iniția transmisia următoare;
- nelegat la magistrală – nodul nu are nici o influență asupra liniei de comunicație.

Pentru limitarea erorilor, în fiecare dispozitiv sunt implementate două numărătoare: unul pentru erorile de transmisie, respectiv recepție. Aceste numărătoare sunt incrementate respectând următoarele reguli:

- a) când un receptor detectează o eroare, este incrementat contorul de erori la recepție, cu excepția cazului când a fost detectată o eroare de bit în timpul transmiterii unui indicator de eroare activă sau indicator de supraîncărcare;
- b) în situația în care un receptor, după transmiterea unui indicator de eroare, detectează primul bit ca bit dominant, contorul de erori la recepție este mărit cu 8;
- c) când un emițător trimite un indicator de eroare, contorul de erori la transmisie este mărit cu 8; ca excepții la această regulă, când nu se modifică contorul, trebuie menționate eroarea de confirmare a unui emițător pasiv și eroarea de bit de adaus survenită pe timpul arbitrării;
- d) dacă un emițător detectează o eroare de bit în timpul transmiterii unui indicator de eroare activă sau indicator de supraîncărcare, contorul de erori de transmisie este mărit cu 8;
- e) dacă un receptor detectează o eroare de bit în timpul transmiterii unui indicator de eroare activă sau indicator de supraîncărcare, contorul de erori de recepție este mărit cu 8;
- f) orice nod tolerează până la 7 biți consecutivi dominanți după transmiterea unui indicator de eroare activă sau indicator de supraîncărcare. După detectarea a 14 biți dominanți consecutivi sau după detectarea a 8 biți dominanți consecutivi care urmează unui indicator de eroare pasivă, precum și după fiecare secvență adițională de 8 biți consecutivi dominanți, fiecare contor de transmisie și recepție sunt mărite cu 8;
- g) după transmiterea reușită a unui mesaj, contorul de erori la transmisie este decrementat (dar fără a căpăta valori negative);
- h) după recepția reușită a unui mesaj contorul de erori la recepție este decrementat (dacă a fost între 1 și 127), rămâne nemodificat (dacă a fost 0) ori primește o valoare în domeniul 119...127 (dacă a fost mai mare de 127);
- i) un nod este pasiv la erori în situația în care contoarele de erori la transmisie sau recepție au valori mai mari de 128;
- j) un nod pasiv devine activ dacă numărătoarele de erori la transmisie sau recepție au valori mai mici de 127;

k) un nod este deconectat atunci când contorul de erori la transmisie este mai mare de 256;

l) unui nod deconectat îi este permis să redevină activ (cu ambele contoare șterse) după 128 de cazuri în care 11 biți recesivi consecutivi au fost monitorizați pe magistrală.

Dacă la inițializare este conectat la linie un singur nod, în situația în care acest nod va transmite mesaje nu va primi nici o confirmare, detectând o eroare care provoacă repetarea mesajului. El poate să devină pasiv la erori dar nu va fi deconectat.

f) Module CAN din microcontrolere

Marile firme europene au introdus în familiile lor de microcontrolere și module pentru interfețe CAN, atât pentru circuitele de 16 biți cât și pentru cele de 8 biți (C167CR și C164CI – realizat ca periferic X-BUS, respectiv C515C și C505C de la firma Siemens, C592 și C598 de la firma Philips etc.), circuite pentru conversie la standard CAN (PCA82C250), sau controlere pentru interfață CAN (SJA1000 etc.).

Circuitul 80C592

Microcontrolerul Philips 8xC592 este asemănător cu circuitul descris în capitolul 1, 8xC552, numai că la acesta, în locul interfeței seriale I²C (SIO1) este prezent o interfață CAN. Ca suport al modulului CAN, în acest circuit este prezent și un modul DMA (*direct memory acces*) necesar pentru creșterea vitezei de transfer ale datelor între nucleul microcontrolerului și interfața CAN.

Protocolul adoptat pentru acest circuit este CAN 2.0A (identificatori pe 11 biți care asigură 2032 identificatori diferiți).

Circuitul 8xC592 conține toate circuitele necesare pentru logica de comunicare în rețeaua CAN. În exterior este necesar doar un transceiver, de exemplu PCA82C250.

Interfața între unitatea centrală și CAN este făcută prin intermediul a patru registre speciale:

- CANADR: indică adresa unui registru din modulul CAN;
- CANDAT: registru de date;
- CANCON: registru de control funcționare și întreruperi;
- CANSTA: registru de stare și indicatori DMA.

Zonele de adrese ale modulului CAN constau în segmentul de control și bufferele de date. Segmentul de control este programat pe durata inițializării pentru a fi configurați parametrii de comunicare. Unitatea centrală poate modifica ulterior parametrii de comunicare pe baza acestui segment (este contraindicată modificarea registrelor "Cod acceptare" – ACR, "Mască acceptare" – AMR, "Sincronizare 0 și 1" – BTR0 și BTR1, "Control ieșire" – OCR). Mesajele de transmis sunt scrise în bufferul de emisie, în timp ce mesajele recepționate corect pot fi citite din bufferul de recepție.

OIE	Validare întrerupere depășire. 0: nu sunt generate întreruperi la depășirile de date; 1: dacă bitul depășire date este setat, este generată o întrerupere.
EIE	Validare întrerupere erori magistrală. 0: nu sunt generate întreruperi pentru erorile de magistrală; 1: dacă bitul eroare magistrală este setat, este generată o întrerupere.
TIE	Validare întrerupere transmisie. 0: nu sunt generate întreruperi la terminarea unei transmisii de date; 1: este generată o întrerupere după ce un mesaj a fost transmis și bufferul de emisie este disponibil.
RIE	Validare întrerupere recepție. 0: nu sunt generate întreruperi recepție; 1: este generată o întrerupere după ce un mesaj a fost recepționat fără erori.
RR	Cerere inițializare. Pe durata unei inițializări externe sau când bitul de stare a magistralei este setat, logica de control a interfeței (IML) setează acest bit. După ce bitul este șters, modulul CAN așteaptă: a) un semnal magistrală liberă (11 biți recesivi), dacă inițializarea precedentă a fost generată de o inițializare externă sau un reset unitate centrală; b) 128 de semnale magistrală liberă, dacă inițializarea precedentă a fost generată de modulul CAN; c) dacă RR este setat din orice motiv, biții control, stare și întrerupere sunt afectați (conform tabelului 4.3). Registrele de la adresele 4...8 sunt accesibile numai dacă RR este setat. 0: tranziția 1→0 a RR are ca efect funcționarea normală a modului CAN; 1: modulul CAN elimină mesajul curent intrând în starea de inițializare sincronă cu ceasul sistem.

Tabelul 3.3				
Tip	Bit	Simbol	Funcție	Efect
Control	CR.7	TM	Mod test	Dezactivat
	CR.5	RA	Referință activă	Setat (ieșire)
Comandă	CMR.7	RX0A	RX0 activ	Setat (RX0 = CRX0)
	CMR.6	RX1A	RX1 activ	Setat (RX1 = CRX1)
	CMR.4	SLP	Inactiv	Șters (atenționare)
	CMR.3	COS	Ștergere stare depășire	Setat (șters)
	CMR.2	RRB	Eliberare buffer recepție	Setat
	CMR.1	AT	Suprimare transmisie	Șters
	CMR.0	TR	Cerere transmisie	Șters
Stare	SR.7	BS	Stare magistrală	Șters (magistrală activă)
	SR.6	ES	Stare erori	Șters (nu există erori)
	SR.5	TS	Stare emisie	Șters (inactiv)
	SR.4	RS	Stare recepție	Șters (inactiv)
	SR.3	TCS	Emisie completă	Setat (completă)
	SR.2	TBS	Acces buffer transmisie	Setat (liber)
	SR.1	DO	Depășire date	Șters (inexistent)
	SR.0	RBS	Stare buffer recepție	Șters (registru descărcat)
Întreruperi	IR.3	OI	Întrerupere depășire	Șters
	IR.1	TI	Întrerupere transmisie	Șters
	IR.0	RI	Întrerupere recepție	Șters

Registrul de comandă (CMR)

Structura și funcțiunile biților registrului de comandă sunt descrise în tabelul 4.4.

Tabelul 3.4									
CMR (1)		RX0A	RX1A	WUM	SLP	COS	RRB	AT	TR
RX0A RX1A	Reflectă starea indicatorilor respectivi (figura 4.8). Se recomandă să fie schimbați numai pe durata stării de inițializare (RR=1 LOGIC)								
	Control				RX0		RX1		
	RX0A		RX1A						
	1		1		CRX0		CRX1		
	1		0		CRX0		½ AV _{DD}		
	0		1		½ AV _{DD}		CRX1		
0		0		Inactiv					
WUM	Mod atenționare. Se setează concomitent cu bitul SLP. 0: diferențele dintre semnalele RX sunt folosite pentru atenționare; 1: pentru atenționare sunt folosite diferențele dintre semnalele RX și ½AV _{DD} . Recomandat pentru medii de transmisie cu interferențe mari.								
SLP	Inactiv. Modulul CAN intră în modul inactiv (<i>adormit</i>) dacă bitul SLP este setat, nu există nici o activitate pe magistrală și nu există nici o întrerupere. După aceasta, modulul CAN este atenționat dacă există activitate pe magistrală sau bitul SLP este șters. La atenționare este generată o întrerupere specifică. După activare, dispozitivul CAN nu este capabil să recepționeze un mesaj până când nu detectează un semnal "magistrală liberă". 0: controlerul funcționează normal; 1: controlerul CAN este inactiv.								
COS	Ștergere stare depășire. Acest bit este folosit pentru confirmarea depășirii semnalate de bitul "depășire date". Comanda este executată numai după eliberarea ambelor registre de recepție. Bitul trebuie setat simultan cu RRB.								
RRB	Eliberare buffere recepție. După citirea registrelor recepție (RBF0 sau RBF1) unitatea centrală eliberează bufferul prin setarea acestui bit. Aceasta are ca rezultat posibilitatea ca un nou mesaj să devină imediat disponibil. Pentru a asigura executarea unei singure comenzi RRB, timpul minim între două astfel de comenzi este de 3 ceasuri sistem.								
AT	Suprimare transmisie. AT este folosit pentru întreruperea imediată a unei transmisii solicitate anterior, de exemplu, pentru a transmite un mesaj urgent. O transmisie aflată în curs nu este întreruptă. Pentru a determina dacă mesajul inițial a fost transmis, trebuie verificat bitul TCS.								
TR	Cerere transmisie. Dacă bitul TR a fost setat de o comandă anterioară, cererea nu poate fi eliminată prin ștergerea bitului TR. Anularea cererii se poate face numai prin setarea bitului AT.								




Figura 3.8. Configurarea receptorului CAN

Registrul de stare (SR)

Registrul de stare reflectă situația modului CAN și este descris în tabelul 4.5.

Tabelul 3.5								
SR (2)	BS	ES	TS	RS	TCS	TBS	DO	RBS
BS	Stare magistrală. Când magistrala este inactivă, modulul CAN va seta bitul RB. Modulul rămâne în această stare până când RR este șters. După aceasta, CAN așteaptă timpul minim definit de protocol (128 de semnale "magistrală liberă") înainte de a activa magistrala, șterge bitul de stare eroare și reinițializa contorul de erori. 0: modulul este implicat în lucrul pe magistrala CAN; 1: modulul nu este implicat în lucrul pe magistrală.							
ES	Stare eroare. 0: ambele numărătoare de erori nu au depășit numărul maxim; 1: cel puțin un numărător de erori a depășit numărul maxim.							
TS	Stare transmisie. 0: nu este transmis nici un mesaj; 1: mesaj în curs de transmitere.							
RS	Stare recepție. Dacă atât RS cât și TS sunt 0 LOGIC, magistrala CAN este inactivă. 0: nu este recepționat nici un mesaj; 1: mesaj în curs de recepționare.							
TCS	Completare transmisie. TCS este șters ori de câte ori indicatorul TR este setat. Dacă un mesaj care a fost cerut și apoi anulat nu a fost transmis, TCS rămâne 0 LOGIC. 0: mesajul solicitat anterior nu a fost transmis; 1: mesajul solicitat anterior a fost transmis.							
TBS	Acces buffer transmisie. Dacă unitatea centrală scrie în bufferul de transmisie cât timp indicatorul TBA este șters, octetul scris este pierdut fără a se semnala. 0: unitatea centrală nu poate scrie în bufferul de transmisie; un mesaj fie așteaptă să fie transmis, fie este în curs de transmitere; 1: unitatea centrală poate scrie în buffer.							
DO	Depășire date. Dacă este detectat DO=1, mesajul recepționat este eliminat. Un mesaj admis pentru transmisie este memorat de asemenea într-un buffer de recepție. Dacă modulul pierde arbitrarea, poate deveni receptor și neavând buffer de recepție disponibil se semnalează o eroare DO. DO nu provoacă transmisia unui cadru de depășire. 0: nu a survenit nici o depășire de la ultima comandă "Ștergere depășiri"; 1: ambele buffere de recepție sunt pline și nu mai poate fi memorat primul octet al unui nou mesaj.							
RBS	Stare buffer recepție. Dacă indicatorul RRB este setat de unitatea centrală, RBS este șters de logica de control a interfeței (IML). Dacă un nou mesaj este memorat într-unul din bufferele de recepție, RBS este setat. 0: nu a survenit nici un mesaj de la ultima comandă RRB; 1: un nou mesaj este disponibil.							

Registrul de întreruperi (IR)

Registrul de întreruperi permite identificarea sursei unei întreruperi. Dacă unul sau mai mulți biți ai acestui registru sunt setați, este generată o întrerupere SIO1. Toți biții sunt șterși de controlerul CAN după citirea registrului. Registrul IR este descris în tabelul 4.6.

IR (3)	–	–	–	WUI	OI	EI	TI	RI
WUI	Întrerupere atenționare. 0: registrul a fost citit de unitatea centrală; 1: modul inactiv a fost abandonat.							
OI	Întrerupere depășire. Este setat sincron cu indicatorul "Depășire date". 0: registrul a fost citit de unitatea centrală; 1: ambele registre recepție conțin un mesaj, se primește un nou mesaj care nu poate fi păstrat și indicatorul OIE (validare întrerupere depășire) este setat.							
EI	Întrerupere la eroare. 0: registrul a fost citit de unitatea centrală; 1: schimbarea indicatorilor ES sau BS, dacă EIE (validare întrerupere eroare) este setat.							
TI	Întrerupere transmisie. 0: registrul a fost citit de unitatea centrală; 1: schimbarea indicatorului TBA, dacă TIE (validare întrerupere emisie) este setat.							
RI	Întrerupere recepție. RI și RBS sunt setați concomitent. 0: registrul a fost citit de unitatea centrală; 1: un nou mesaj este disponibil în bufferul de recepție și RIE (validare întrerupere recepție) este setat.							

Registrul cod de acceptare (ACR)

Registrul ACR este o componentă a filtrului de acceptare a mesajelor a modului CAN. Acest registru poate fi accesat dacă indicatorul RR este setat.

Dacă un mesaj recepționat trece testul de acceptare și este disponibil un buffer de recepție, câmpurile control și date sunt memorate în buffer; dacă nu există buffer liber este setat indicatorul "Depășire date".

Pe durata transmisiei unui mesaj care a trecut testul de acceptare, mesajul este scris și în propriul buffer de recepție deoarece nu se poate ști dacă modulul va pierde arbitrarea și va deveni receptor al mesajului. Dacă nu există buffer de recepție liber este setat indicatorul "Depășire date".

Structura registrului cod de acceptare este prezentată în tabelul 4.7.

Tabelul 3.7								
ACR (4)	AC7	AC6	AC5	AC4	AC3	AC2	AC1	AC0
AC7-AC0	Cod acceptare. Biții AC7...AC0 primii opt biți mai semnificativi ai identificatorului (ID10...ID3) trebuie să fie egali cu acei biți de poziție care sunt marcați relevanții de Registrul mască de acceptare (AMR). Mesajul este acceptat dacă este satisfăcută următoarea ecuație: $(ID10...ID3) = [(AC7...AC0) + (AM7...AM0)] = 1111\ 1111_B$							

Registrul mască de acceptare (AMR)

Registrul AMR este o parte a filtrului de acceptare a modului CAN. Acest registru poate fi accesat dacă indicatorul RR este setat. Registrul AMR determină care din biții ACR sunt relevanți pentru filtrare. Structura registrului este prezentată în tabelul 4.8.

Tabelul 3.8								
AMR (5)	AM7	AM6	AM5	AM4	AM3	AM2	AM1	AM0
AM7-AM0	Mască de acceptare. 0: biții din această poziție sunt relevanți pentru filtrare; 1: biții din această poziție nu au importanță pentru filtrare.							

Registrul 0 de sincronizare a magistralei (BTR0)

Conținutul registrului BTR0 definește valorile prescalerului pentru ratele de transmisie (BRP), precum și lățimea salturilor de sincronizare (SJW). Acest registru poate fi accesat dacă indicatorul RR este setat. Structura registrului BTR0 este prezentată în tabelul 4.9.

Tabelul 3.9								
BTR0 (6)	SJW1	SJW0	BRP5	BRP4	BRP3	BRP2	BRP1	BRP0
SJW	Pentru a compensa diferențele de fază între diferitele oscilatoare de pe magistrală, fiecare controler de magistrală trebuie să se resincronizeze cu orice semnal relevant al mesajului curent. SJW definește numărul maxim de tacte cu care o perioadă de bit poate fi scurtată sau lungită la resincronizare: $t_{SJW} = t_{SCL} (2SJW1 + SJW0 + 1)$							
BRP	Perioada ceasului de serializare este programabilă și se poate determina cu relația: $t_{SCL} = 2t_{CLK}(32BRP5 + 16BRP4 + 8BRP3 + 4BRP2 + 2BRP1 + BRP0 + 1);$ $t_{CLK} = \text{perioada microcontrolerului.}$							

Registrul 1 de sincronizare a magistralei (BTR1)

Conținutul registrului BTR1 definește mărimea perioadei unui bit, poziționarea punctelor de eșantionare și numărul de eșantioane din fiecare punct. Acest registru poate fi accesat dacă indicatorul RR este setat. Structura registrului BTR1 este prezentată în tabelul 4.10.

Tabelul 3.10								
BTR1 (7)	SAM	TSEG2.2	TSEG2.1	TSEG2.0	TSEG1.3	TSEG1.2	TSEG1.1	TSEG1.0
SAM	Numărul de eșantioane: 0: 1 eșantion; recomandat pentru magistralele rapide; 1: 3 eșantioane; recomandat pentru magistrale mai lente, unde pot fi prezente interferențe puternice.							
TSEG2 TSEG1	Determină numărul de cicluri pe perioada de bit și poziția punctului de eșantionare. Poziționarea corectă a punctului de eșantionare este esențială pentru funcționarea corectă a transmisiei. Trebuie avute în considerare următoarele: <ul style="list-style-type: none"> • "Start cadru" implică o sincronizare hardware pe prima tranziție recesiv-dominant. Pe durata arbitrării, unele controlere CAN pot emite simultan; acest motiv poate implica luarea în calcul a unui timp de propagare dublu. • Pentru a evita eșantionarea pe o poziție incorectă, este necesară introducerea unor buffere de sincronizare de ambele părți ale punctului de eșantionare. TSEG1 asigură compensarea propagării întârzierilor și sincronizarea înainte de punctul de eșantionare. Se determină cu relația: $t_{TSEG1} = t_{SCL}(8TSEG1.3 + 4TSEG1.2 + 2TSEG1.1 + TSEG1.0 + 1)$ TSEG2 asigură întârzieri suplimentare necesare calculului următoarelor nivele ale biților, precum și sincronizarea după punctul de eșantionare. Se determină cu relația: $t_{TSEG2} = t_{SCL}(4TSEG2.2 + 2TSEG2.1 + TSEG2.0 + 1)$							

Registrul de control a ieșirii (OCR)

Registrul OCR permite, sub controlul programului, setarea unor configurații de ieșire variate. Acest registru poate fi accesat dacă indicatorul RR este setat. Dacă modulul este inactiv (*sleep*), pe pinii CTX0 și CTX1 este scos un nivel 'recesiv'. Dacă modulul este în stare de inițializare (RR=1), amplificatoarele de ieșire sunt flotante.

Structura registrului OCR este prezentată în tabelul 4.11.

Tabelul 3.11							
OCR (8)	OCTP1	OCTN1	OCPOL1	OCTP0	OCTN0	OCPOL0	OCMODE1
OCTP1	Comandă tranzistorul de ieșire CTX1 legat la V _{DD} .						
OCTN1	Comandă tranzistorul de ieșire CTX1 legat la V _{SS} .						
OCPOL1	Comandă polaritatea semnalului CTX1.						
OCTP0	Comandă tranzistorul de ieșire CTX0 legat la V _{DD} .						
OCTN0	Comandă tranzistorul de ieșire CTX0 legat la V _{SS} .						
OCPOL0	Comandă polaritatea semnalului CTX0.						
	Amplificator	OCTPx	OCTNx	OCPOLx	TXD	CTXx	
Flotant		0	0	0	0	flotant	
		0	0	0	1	flotant	
		0	0	1	0	flotant	
		0	0	1	1	flotant	
Pull-down		0	1	0	0	dominant (0)	
		0	1	0	1	flotant	
		0	1	1	0	flotant	
		0	1	1	1	dominant (0)	
Pull-up		1	0	0	0	flotant	
		1	0	0	1	recesiv (1)	
		1	0	1	0	recesiv (1)	
		1	0	1	1	flotant	
Push/Pull		1	1	0	0	dominant (0)	
		1	1	0	1	recesiv (1)	
		1	1	1	0	recesiv (1)	
		1	1	1	1	dominant (0)	
OCMODE1 OCMODE0	Comandă modurile de ieșire.						
00: Mod ieșire Bi-phase. Spre deosebire de modul normal, reprezentarea biților este variabilă în timp. Dacă modulul este decuplat galvanic de linia de transmisie, semnalele nu trebuie să conțină componente DC. Pe durata biților recesivi, toate ieșirile sunt flotante; biții dominanți sunt trimiși alternativ pe CTX0 și CTX1.							
01: Mod test. Pentru pinul CTX0 funcționarea este identică cu modul normal. Testul este folosit numai la producător pentru a măsura timpii de întârziere.							
10: Mod normal. Secvențele de biți (TXD) sunt transmise prin intermediul CTX0 și CTX1. TXD este data care urmează să fie transmisă. Nivelul tensiunii pe CTX0 și CTX1 depinde de valorile programate prin OCTPx, OCTNx (flotant, pull-up, pull-down, push-pull) și OCPOLx.							
11: Mod ceas. Pentru pinul CTX0 funcționarea este identică cu modul normal. Datele pe pinul CTX1 sunt înlocuite de tactul de transmisie serială. Frontul crescător al tactului marchează începutul unui bit. Perioada tactului este t _{SCL} .							

Bufferul de transmisie (DSCR1, DSCR0 și câmpurile de date)

Structura registrelor descriptor și câmpului de date este prezentată în tabelul 4.12.

Tabelul 3.12								
DSCR1 (10)	ID10	ID9	ID8	ID7	ID6	ID5	ID4	ID3
DSCR0 (11)	ID2	ID1	ID0	RTR	DLC3	DLC2	DLC1	DLC0
ID10...ID0	Identificatorul. Cei 11 biți sunt trimiși pe magistrală în timpul procesului de arbitrare, cea mai mică valoare binară desemnând prioritatea cea mai mare. De asemenea, identificatorul servește ca nume al mesajelor fiind folosit la filtrare.							
RTR	Cerere de date: 0: va fi transmis un cadru de date; 1: va fi transmis un cadru cerere de date.							

DLC3...0	Cod lungime mesaj. Numărul de octeți din câmpul de date este codificat de acest câmp. La inițierea transmisiei unui cadru cerere de date, DLC nu este luat în considerare, fiind forțat la 0 LOGIC. Cu toate acestea, pentru mesajele standard, DLC trebuie specificat corect, cu valori de la 0 la 8, conform cu relația: $\text{Număr octeți} = 8\text{DLC3} + 4\text{DLC2} + 2\text{DLC1} + \text{DLC0}$							
DATE (12...19)	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0
DATA7...0	Reprezintă octeții de date care formează mesajul (maxim 8 octeți).							

Bufferul de recepție (DSCR1, DSCR0 și câmpurile de date)

Structura și semnificația octeților bufferului de recepție este identică cu a celui de transmisie, cu excepția adresei registrelor interne care este în domeniul 20...29.

Registree speciale pentru interfațare cu unitatea centrală

Prin intermediul a patru registre speciale, CANADR, CANDAT, CANCON și CANSTA, unitatea centrală are un acces deplin asupra modulului CAN și DMA. Structura și semnificația registrelor este prezentată în tabelul 4.13.

Tabelul 3.13									
CANADR (DBh)	DMA	–	AutoInc	CANA4	CANA3	CANA2	CANA1	CANA0	
DMA	Control logică DMA. Această logică permite transferul unui mesaj complet (10 octeți) între modulul CAN și memoria RAM internă în maxim 2 instrucțiuni. Un transfer DMA este stabilit mai întâi prin scrierea adresei de RAM (00h la FFh) în CANSTA iar apoi setarea simultană a indicatorilor DMA și adreselor bufferelor Tx sau Rx din CANADR; adresa RAM indică locația primului octet care va fi transferat. Setarea DMA produce evaluarea automată a DLC și apoi inițiază transferul. Pentru a iniția un transfer TX-DMA în CANADR trebuie scris 8Ah. Apoi mesajul complet (2 octeți descriptori și 0...8 octeți date) de la adresa RAM sunt transferate în bufferul de transmisie. Transferul RX-DMA se face scriind în CANADR o valoare de la 94h la 9Dh, pentru a selecta din mesaj octeții doriți (toți opt, respectiv nici unul). După un transfer DMA reușit, indicatorul DMA este șters.								
AutoInc	Dacă AutoInc este setat, conținutul CANADR este incrementat automat după orice acces la registrul CANDAT. Incrementarea CANADR peste valoarea 3Fh șterge indicatorul AutoInc și registrul CANADR.								
CANA4...0	Definesc adresa registrului intern din modulul CAN care va fi accesat prin intermediul CANDAT.								
CANDAT (DAh)	CAND7	CAND6	CAND5	CAND4	CAND3	CAND2	CAND1	CAND0	
CAND7...0	Registrul CANDAT apare ca un port către registrele interne ale modulului CAN selectate de CANADR. Scrierea sau citirea CANDAT este de fapt un acces la registrul intern CAN adresat de CANADR.								
CANCON (D9h)	R	–	–	–	WUI	OI	EI	TI	RI
	W	RX0A	RX1A	WUM	SLP	COS	RRB	AT	TR
Structura indicatorilor este identică cu cea descrisă la registrele IR (pentru citire), respectiv CMR (pentru scriere)									
CANSTA (DFh...D8h)	R	BS	ES	TS	RS	TCS	TBS	DO	RBS
	W	RAMA7	RAMA6	RAMA5	RAMA4	RAMA3	RAMA2	RAMA1	RAMA0
Structura indicatorilor este identică cu cea descrisă la registrele RS (pentru citire). Scrierea în CANSTA setează valorile RAMA7...0 corespunzător adresei din memoria RAM internă care va fi folosită pentru un transfer DMA.									

Conectarea microcontrolerului 8xC592 la magistrala CAN

Interfațarea între microcontroler și linia de transmisie se face prin intermediul unui transceiver. Dispozitivul are următoarele funcțiuni:

- convertește semnalele CTX0 și CTX1 în nivele de tensiuni compatibile cu linia de transmisie;
- convertește nivelele de tensiune de pe linie în semnale compatibile cu intrările CRX0 și CRX1.

Conectarea fizică între controler și linie este specifică aplicației. Funcție de cerințele transferului de date, transceiverul poate fi realizat mai simplu sau mai complicat, cea mai ieftină soluție constând în câteva rezistențe iar cea mai complexă în câteva componente externe și chiar câteva circuite integrate.

Condițiile impuse transceiverului pot fi separate în două categorii, pentru emițător și pentru receptor.

Liniile emițătorului (CTX0 și CTX1) pot fi programate individual prin intermediul registrului OCR. Astfel, emițătorul este ușor de proiectat pentru orice fel de linie diferențială.

Receptorul constă într-un comparator diferențial între liniile CRX0 și CRX1. Cu excepția comparării diferențiale ale semnalelor de pe linie, referința comparatorului poate fi comutată de pe unul din semnale pe tensiunea de referință a modului V_{REF} .

O schemă completă de transceiver, cu izolare galvanică între modulul CAN și linia de transmisie, este prezentată în figura 4.9.




Figura 3.9. Interfațarea CAN cu linia de transmisie

Anexe

Definițiile constantelor sistemului de dezvoltare, adresele porturilor și a perifericelor din fișierul SYSTEM.H.

```

/*****\
** Titlu:          SYSTEM.H                      **
** Descriere:      Declaratiile constantelor sistemului          **
**                                                         **
** Versiune:       2.0                                          **
** Inceut la:      August 95                                    **
** Autor:          Stefan Suceveanu, Pratto s.r.l. Bucuresti, Romania **
** Compilator C:   C51 V2.27, Franklin Software, Inc.          **
**                                                         **
** Acest modul contine urmatoarele functii:                    **
**               declaratii de constanet si macrouri pentru:    **
**               - RTC, LCD, I2C, EEPROM, porturi, tastatura,  **
**               controller intrerupri, wachdog                 **
**                                                         **
** Ultima modificare la data: 23 nov 1998                      **
** Istoric:                                                **
**                                                         **
** Observatii:                                              **
**                                                         **
\*****/
#ifndef _SYSTEM_H_
#define _SYSTEM_H_
#include <reg552.h>

#define EX_WATCHDOG()    T2 = T2 ? 0 : 1           /* watchdog extern ADM691 */

/* RTC ===== */
#define RTC_ADR          0x2800                    /* Adrsa circuitului RTC */
#define regSEC1          (RTC_ADR | 0x0000)        /* = registru 0 din RTC */
#define regSEC10         (RTC_ADR | 0x0001)        /* = registru 1 din RTC */
#define regMIN1          (RTC_ADR | 0x0002)        /* = registru 2 din RTC */
#define regMIN10         (RTC_ADR | 0x0003)        /* = registru 3 din RTC */
#define regHOUR1         (RTC_ADR | 0x0004)        /* = registru 4 din RTC */
#define regHOUR10        (RTC_ADR | 0x0005)        /* = registru 5 din RTC */
#define regDAY1          (RTC_ADR | 0x0006)        /* = registru 6 din RTC */
#define regDAY10         (RTC_ADR | 0x0007)        /* = registru 7 din RTC */
#define regMON1          (RTC_ADR | 0x0008)        /* = registru 8 din RTC */
#define regMON10         (RTC_ADR | 0x0009)        /* = registru 9 din RTC */
#define regYEAR1         (RTC_ADR | 0x000a)        /* = registru A din RTC */
#define regYEAR10        (RTC_ADR | 0x000b)        /* = registru B din RTC */
#define regWEEK          (RTC_ADR | 0x000c)        /* = registru C din RTC */
#define regD_RTC         (RTC_ADR | 0x000d)        /* = registru D din RTC */
#define regE_RTC         (RTC_ADR | 0x000e)        /* = registru E din RTC */
#define regF_RTC         (RTC_ADR | 0x000f)        /* = registru F din RTC */

extern xdata char        RTC_DATA[21];
#define RTC_DATE          RTC_DATA + 2
#define RTC_TIME          RTC_DATA + 11
#define RTC_WEEK          RTC_DATA[20]
#define RTC_WEEK_STR      RTC_DATA

/* LCCD ===== */
#define LCD_ADR           0x0100
#define LCDRS             0x0001
#define LCDCMD            LCDAdr
#define LCDDATA           LCDAdr | LCDRS
#define LCDwcmd(c)        XBYTE[LCD_ADR + 0] = c
#define LCDwdta(d)        XBYTE[LCD_ADR + 1] = d
#define LCDrstate()       XBYTE[LCD_ADR + 2]
#define LCDrdta()          XBYTE[LCD_ADR + 3]
#define waitLCD()          while(LCDrstate() & 0x80)
#define LCD_SIZE          16

```

```

/* ADRESE I2C ===== */
#define EEPROM            0xa0    /* adresa EEPROM */
#define REL1              0x40    /* Bank 0 de rele - iesire */
#define REL2              0x42    /* Bank 1 de rele - iesire */
#define REL3              0x44    /* Bank 2 de rele - iesire */
#define REL4              0x46    /* Bank 3 de rele - iesire */
#define REL5              0x48    /* Bank 4 de rele - iesire */
#define REL6              0x4a    /* Bank 5 de rele - iesire */
#define REL7              0x4c    /* Bank 6 de rele - iesire */
#define REL8              0x4e    /* Bank 7 de rele - iesire */

/* EEPROM ===== */
#define _E2P_MAX          512     /* capacitatea EEPROM-ului in octeti */
#define _E2P_BUF          512

/* CONTROLERUL DE INTRERUPERI ===== */
#define INTX_CTR          0x3000  /* Adresa controlerului de intrerupere */
#define INTX_LINE         (XBYTE[INTX_CTR] & 0xf) /* lina care a generat intr. */

/* IESIRI DIGITALE (CU LATCH) ===== */
#define DO1               0x0800
#define DO2               0x1000

/* INTRARI/IESIRI DIGITALE (FARA LATCH) ===== */
#define IO1               0x1800
#define IO2               0x2000
#define ODE               0x3800

/* TASTAURA ===== */
#define KBRD_BUFF_SIZE    4
#define KLOCK              ((P5 & 0x20) ? 0 : 1)

#endif

```

Definițiile unor tipuri de date des utilizate în programele prezentate în fișierul TYPEDEF.H.

```

/*****\
** Titlu:          TYPEDEF.H                      **
** Descriere:      Declaratiile variabile byte, word, lword          **
**                                                         **
** Versiune:       2.0                                          **
** Inceput la:     August 95                                    **
** Autor:          Stefan Suceveanu, Pratco s.r.l. Bucuresti, Romania **
** Compilator C:   C51 V2.27, Franklin Software, Inc.          **
**                                                         **
** Acest modul contine urmatoarele functii:                    **
**                                                         **
** Ultima modificare la data: 23 nov 1998                      **
** Observatii:                                           **
**                                                         **
\*****/
#ifndef _TYPEDEF_H
#define _TYPEDEF_H      1

#define byte unsigned char
#define word unsigned int
#define lword unsigned long

// citirea partii high si low a unei variabile pe 16 biti
#define HIGH(X)          ((byte)((*(byte*)&(X)) ))
#define LOW(X)           ((byte)((*(byte*)&(X)) + 1))

// adresare partii high si low a unei variabile pe 16 biti
// returneaza adresa la partea low si high
#define ptrHIGH(X)        ((byte*)&(X))
#define ptrLOW(X)         (((byte*)&(X)) + 1)

// definirea unei variabile pe 32biti care poate fi adresata ca 2 word sau 4
byte

```



```
typedef union {lword Lw; word w[2]; byte By[4];} blword;
```

```
#endif
```

Bibliografie

- *** PCB83C552 Microcontroller User Manual, Philips, 1992.
- *** C51 COMPILER User's Guide 11.93, Keil Elektronik GmbH, 1993.
- *** A51 ASSEMBLER User's Guide 10.91, Keil Elektronik GmbH, 1993.
- *** DScope 51 User's Guide 10.91, Keil Elektronik GmbH, 1991.
- *** 8051 Utilities User's Guide 10.91, Keil Elektronik GmbH, 1991.
- *** C167 16-Bit CMOS Single-Chip Microcontroller Data Sheet 06.94 Preliminary, Siemens, 1994.
- *** C167 16-Bit Single-Chip Microcontroller User's Manual 08.94, Siemens, 1994.
- *** C166 COMPILER User's Guide 4.92, Keil Elektronik GmbH, 1993.
- *** A166 ASSEMBLER User's Guide 5.92, Keil Elektronik GmbH, 1992.
- *** DScope 166 User's Guide 4.93, Keil Elektronik GmbH, 1993.
- *** 80C166 Utilities User's Guide 4.93, Keil Elektronik GmbH, 1993.
- *** The TTL Data Book for Design Engineers, Texas Instruments, 1976.
- *** Design-in Reference Manual, Analog Devices inc., 1992.
- *** Circuite integrate CMOS, Manual de utilizare, Microelectronica, Ed. Tehnică București 1986.
- *** MCB167, Prototype board with SIEMENS C167 CPU, User's Guide 3.94, Keil Software GmbH, 1994
- *** Sistem de dezvoltare 80C552 Abacus SRL
- *** CAN Specification, Version 2.0, Robert Bosch GmbH, 1991
- *** CANPRES Version 2.0, Siemens Microelectronics, 1998
- *** PCA82C250 CAN controller interface, Preliminary specification, Philips, 1997
- *** P8xC592 8-bit microcontroller with on-chip CAN, Product specification, Philips, 1996
- *** SJA1000 Stand-alone CAN controller, Preliminary specification, Philips, 1997
- P.Buehring ș.a. Application of the P8xC592 microcontroller with CAN-interface, HKI/AN 91014, Hamburg, 1992.
- H.C. Reuss Extended Frame Format - A New Option of the CAN Protocol (CAN Protocol Specification Vers. 2.0 A+B), HAI/AN 92 002, Hamburg, 1993

